(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-117699

(P2002-117699A)

(43)公開日 平成14年4月19日(2002.4.19)


(51) Int.Cl. ⁷	識別記号	F I	テーマコード(参考)	
G11C 29/00	673	G11C 29/00	673B 2G032	
	603	•	603J 5B003	
			603P 5B018	
	6 5 5		655Z 5B025	
G01R 31/28		G06F 12/16	330D 5L106	
	審査請求	未請求 請求項の数45 OL	(全 30 頁) 最終頁に続く	
(21)出願番号	特顧2000-303854(P2000-303854)	(71)出願人 000003078		
		株式会社東芝		
(22)出願日	平成12年10月 3 日(2000.10.3)	東京都港区芝浦一丁目1番1号		
		(72)発明者 池橋 民雄		
		神奈川県川崎	市幸区小向東芝町1番地 株	
		式会社東芝マ	イクロエレクトロニクスセン	
		夕一内		
		(72)発明者 竹内 健	•	
		神奈川県川崎	市幸区小向東芝町1番地 株	
			イクロエレクトロニクスセン	
		夕一内		
		(74)代理人 100058479		
	*	弁理士 鈴江	武彦 (外6名)	
	•		最終頁に続く	

(54) 【発明の名称】 半導体装置及びそのテスト方法

(57) 【要約】

【課題】この発明は、半導体装置のウェハ・テスト時間 の短縮を図ることを特徴とする。

【解決手段】内部電圧生成回路 2 0 は、チップ内部で使用される各種電圧を生成し、ここで生成された各種電圧はロウデコーダ 1 2 などに供給される。トリミングデータレジスタ 2 1 は、内部電圧生成回路 2 0 で上記各種電圧を生成する際に使用される調整用データを格納する。タイマー回路 2 2 は、チップ内部で使用される各種タイミングパルスを生成する。トリミングデータレジスタ 2 3 は、タイマー回路 2 2 で上記各種タイミングパルスを生成する際に使用される調整用データを格納する。トリミングデータレジスタ 2 1、2 3 は、従来技術におけるフューズの役割をする。すなわち、電源投入時に、メモリセルアレイ 1 1 内の初期設定データ領域からレジスタ 2 1、2 3 に格納すべきデータが読み出され、1/Oバス 1 5 を介して各レジスタ 2 1、2 3 に順次格納される。



ing ar paggidaka

1

【特許請求の範囲】

【請求項1】 不揮発性メモリセルからなるメモリセル アレイと、

上記メモリセルアレイ内の不良領域のアドレスを格納するレジスタと、

複数個の内部電圧生成回路と、

上記複数個の内部電圧生成回路のそれぞれに対応して設けられ、各生成回路で生成される内部電圧値を設定するためのトリミング値を格納するレジスタとを備え、半導体チップ上に集積された不揮発性半導体メモリにおいて、

上記全てのレジスタの内容をリセットする第1のステップと、

上記各レジスタの内容を各半導体チップ毎の素性に応じた値に設定する第2のステップとからなるテストを電源を投入した後に電源を切ることなく続けて行うことを特徴とする不揮発性半導体メモリのテスト方法。

【請求項2】 前記メモリセルアレイ内のデータを半導体チップの外部に出力することなく、前記メモリセルアレイ内の不良領域のアドレスを決定することを特徴とす ²⁰ る請求項1記載の不揮発性半導体メモリのテスト方法。

【請求項3】 前記内部電圧生成回路で生成される内部電圧値を半導体チップの外部に出力することなく、各生成回路で生成される内部電圧値を設定するための前記トリミング値を決定することを特徴とする請求項1記載の不揮発性半導体メモリのテスト方法。

【請求項4】 前記第2のステップにおいて、前記各レジスタの内容を決定する操作を、それぞれコマンド入力により起動される自動テストによって行うことを特徴とする請求項1記載の不揮発性半導体メモリのテスト方法

【請求項5】 前記第2のステップに続いて、前記第2のステップにおいて決定したレジスタの内容を、前記メモリセルアレイ内の不揮発性メモリセルに書き込む第3のステップをさらに具備したことを特徴とする請求項1記載の不揮発性半導体メモリのテスト方法。

【請求項6】 レジスタに格納されたデータに基づいて 動作もしくは機能が変化する内部回路を有し、半導体チップ上に集積された半導体装置において、

パス、フェイルいずれかの結果を出力するような自己判 40 定テストを上記内部回路に対して行なわせる第1の操作 と、

上記自己判定テストにおけるパスもしくはフェイルの結果に応じて異なった制御を上記レジスタに対して実施する第2の操作とを交互に所定の回数繰り返して行うことにより、上記レジスタに各半導体チップ毎の特性を反映したデータを設定することを特徴とする半導体装置のテスト方法。

【請求項7】 前記第1の操作と第2の操作とは、それ ぞれ対応するコマンド入力により起動されることを特徴 50 · 2

とする請求項6記載の半導体装置のテスト方法。

【請求項8】 前記レジスタは所定の信号を受けてデータ値をインクリメントさせる機能を有し、

前記第2の操作において、前記第1の操作の結果がフェイルの場合には前記所定の信号を発生させることを特徴とする請求項6記載の半導体装置のテスト方法。

【請求項9】 前記内部回路は、パルスを生成し、前記 レジスタ内のデータに応じてパルス幅が変更されるタイ マー回路であり、

前記第1の操作は、チップの外部から入力されたパルス幅と、上記タイマー回路により生成されたパルス幅とを比較し、いずれのパルス幅が長いかに応じてパス、フェイルを出力する自己判定テストであることを特徴とする 請求項6記載の半導体装置のテスト方法。

【請求項10】 前記内部回路は、内部電圧を生成し、 前記レジスタ内のデータに応じて電圧値が変更される内 部電圧生成回路であり、

前記第1の操作は、チップの外部から入力された電圧と、上記内部電圧生成回路により生成される電圧とを比較し、いずれが高いかに応じてパス、フェイルを出力する自己判定テストであることを特徴とする請求項6記載の半導体装置のテスト方法。

【請求項11】 前記内部電圧生成回路は、 電圧生成部と、

上記電圧生成部で生成された電圧を分割する分割部と、 上記分割部で分割された分割電圧を参照電圧と比較する 比較器とを含み、

上記比較器における比較結果を上記電圧生成部にフィードバックさせることにより電圧生成部における電圧生成 動作が制御される構成を有し、

前記自己判定テスト時に、上記電圧生成部を非活性状態とし、上記分割部にチップの外部から入力された電圧を入力して分割電圧を生成させ、この状態における上記比較器の比較結果に応じて前記パス、フェイル信号を生成することを特徴とする請求項1-0記載の半導体装置のテスト方法。

【請求項12】 前記電圧生成部は、前記自己判定テスト時にフェイル信号が生成された後に、前記レジスタに格納されたデータに応じて、直前に生成された電圧よりも一定値だけ高い電圧を生成することを特徴とする請求項12記載の半導体装置のテスト方法。

【請求項13】 前記自己判定テスト時に、前記電圧生成部で生成させる所望電圧に対し、前記一定値の1/2だけ低い電圧をチップの外部から入力して前記分割部に供給することを特徴とする請求項12記載の半導体装置のテスト方法。

【請求項14】 前記半導体装置が、コントロールゲートとフローティングゲートとを有するメモリセルからなり、上記メモリセルにデータを書き込む際は、書き込み動作を複数ステップに分けて各ステップ毎に上記コント

ロールゲートに与える書き込み電圧を、初期電圧から一 定電圧ずつ上げてゆくような書き込み方法を有する不揮 発性半導体メモリであり、

前記内部回路は、前記レジスタ内のデータに従い前記初 期電圧が決定される書き込み電圧生成回路であり、

前記第1の操作は、ステップ回数が所定の回数に設定された書き込み動作のあとで、書き込み対象のメモリセルがすべて書き込まれているか否かに応じてそれぞれパス、フェイルを出力する自己判定テストであり、

前記第2の操作は、上記第1の操作の結果がフェイルで 10 あれば前記初期電圧を一定電圧だけ上げる方向に前記レジスタのデータを変更するような操作であることを特徴とする請求項6記載の半導体装置のテスト方法。

【請求項15】 前記半導体装置が、ウェル領域上に形成され、コントロールゲートとフローティングゲートとを有するメモリセルからなり、上記メモリセルのデータを消去する際は、消去動作を複数ステップに分けて各ステップ毎に上記ウェル領域に与える消去電圧を、初期電圧から一定電圧ずつ上げてゆくような消去方法を有する不揮発性半導体メモリであり、

前記内部回路は、前記レジスタ内のデータに従い前記初 期電圧が決定される消去電圧生成回路であり、

前記第1の操作は、ステップ回数が所定の回数に設定された消去動作のあとで、消去対象のメモリセルがすべて消去されているか否かに応じてそれぞれパス、フェイルを出力する自己判定テストであり、

前記第2の操作は、上記第1の操作の結果がフェイルであれば前記初期電圧を一定電圧だけ上げる方向に前記レジスタのデータを変更するような操作であることを特徴とする請求項6記載の半導体装置のテスト方法。

【請求項16】 Nビット(Nは正の整数)のデータを保持できるレジスタにより出力を2N通りにトリミングできる内部回路を有する半導体装置において、

第1回目のテストにおいて、上記Nビットのデータを第 1の状態にして上記内部回路の出力を判定することにより上記Nビットのデータうちの最上位ビットのデータを 決定し、

第k回目 (k=2, 3、…、N) のテストにおいて、最上位ピットから (k-1) ピット目までのデータを第1回目から第 (k-1)回目までのテストで決定された値 40 に保ちつつ、残りのピットを所定の状態として上記内部回路の出力を判定することによりkピット目のデータを決定し、

上記N回のテストにより上記レジスタに各半導体装置毎の特性を反映したデータを設定することを特徴とする半 導体装置のテスト方法。

【請求項17】 前記レジスタは、このレジスタ内のデータを決定するテストを行なったか否かを示すビットを含むことを特徴する請求項6または16記載の半導体装置のテスト方法。

4

【請求項18】 書き込み、消去可能な不揮発性メモリセルがカラム、ロウ方向にマトリクス状に配列されたメモリセルアレイと、

センスアンプと、

カラム方向に延在し、上記メモリセルアレイのデータを 上記センスアンプに伝えるビット線とを有する不揮発性 半導体メモリにおいて、

上記メモリセルアレイ内のセルアレイのカラム不良の検 出を、メモリセルに対する書き込み並びに消去動作を行 うことなく実行することを特徴とする不揮発性半導体メ モリのテスト方法。

【請求項19】 前記メモリセルアレイ内のカラム不良の検出を、前記ビット線並びにセンスアンプ内のオープン、ショート、リークの有無を検出することにより行うようにしたことを特徴とする請求項18記載の不揮発性半導体メモリのテスト方法。

【請求項20】 前記ビット線に接続された複数のメモリセルを全て非選択状態とし、かつ上記ビット線をスイッチを介して所定電位に接続した状態で前記センスアンプによりデータを読み出し、この読み出しデータに応じて前記ビット線のオープン状態を検出するようにしたことを特徴とする請求項19記載の不揮発性半導体メモリのテスト方法。

【請求項21】 メモリセルがカラム、ロウ方向にマトリクス状に配列されてカラム領域、ロウ領域を有するメモリセルアレイと、上記メモリセルアレイ内の不良カラムと置き換えるためのM個のカラムリダンタンシからなるカラムリダンタンシ領域と、上記カラムリダンタンシと置き換えるべきカラムアドレスを記憶するM個のレジスタと、センスアンプとを有する不揮発性半導体メモリにおいて

上記M個のレジスタの各々には対応するカラムリダンダンシが使用可能であるか否かに応じてそれぞれ第1または第2の信号状態になるラッチが含まれ、

さらに、上記M個のレジスタを順に選択するカウンタと、

上記センスアンプから出力される選択カラムのデータが、与えられた期待値と一致しているかどうかに応じてパス、フェイル信号を出力する判定回路とを有し、

上記メモリセルアレイ内の不良カラムを検出する際は、 カラムアドレス並びに上記カウンタを先頭番地に設定し た状態から開始し、

上記判定回路の出力がパスであれば上記カラムアドレスをインクリメントさせ、上記判定回路の出力がフェイルでありかつ上記カウンタにより選択されたレジスタのラッチが第1の信号状態である場合は上記カラムアドレスを上記レジスタに格納した後、カラムアドレス並びにカウンタをインクリメントさせ、

上記判定回路の出力がフェイルでありかつ上記カウンタ により選択されたレジスタのラッチが第2の信号状態で

ある場合はラッチが第1の信号状態にあるレジスタに到達するまでカウンタをインクリメントさせた後、上記カラムアドレスをレジスタに格納し、ついでカラムアドレス並びにカウンタをインクリメントさせ、

以上の操作を最終カラムアドレスに到達するまで行なう ことを特徴とする不揮発性半導体メモリにおける不良カ ラムの検出及び置き換え方法。

【請求項22】 前記メモリセルアレイ内のカラムの不 良を検出する操作の前に前記カラムリダンダンシ領域の 不良検出の操作を行ない、

不良が検出されたカラムリダンダンシについては対応するレジスタの前記ラッチを第2の信号状態とし、かつレジスタにメモリセルアレイのカラム領域が選択されないようなカラムアドレスを設定することを特徴とする請求項21記載の不揮発性半導体メモリにおける不良カラムの検出及び置き換え方法。

【請求項23】 ビット線と、上記ビット線に接続された複数のメモリセルと、上記ビット線の一端に接続されたセンスアンプとを有する半導体メモリにおいて、

上記ビット線に接続された複数のメモリセルを全て非選 ²⁰ 択状態とし、かつ上記ビット線の他端をスイッチを介して所定電位に接続した状態で上記センスアンプによりデータを読み出し、この読み出しデータに応じて上記ビット線のオープン不良を検出する不良検出回路を具備したことを特徴とする半導体メモリ。

【請求項24】 書き込み、消去可能な不揮発性メモリセルがカラム、ロウ方向にマトリクス状に配列されたメモリセルアレイと、

上記メモリセルアレイ内の消去並びに書き込みを行うメ モリセルの単位を記憶するアドレスレジスタと、

消去対象のメモリセルが全て消去されているか否かに応じてパス、フェイル信号を出力する消去ベリファイ動作と、書き込み対象のメモリセルが全で書き込まれているか否かに応じてパス、フェイル信号を出力する書き込みベリファイ動作と、第1のコマンドを受けて起動され、上記消去ベリファイ並びに書き込みベリファイの結果のいずれかがフェイルである場合には上記アドレスレジスタのデータを変更し、共にパスである場合には上記アドレスレジスタのデータを変更しないような操作を行う制御回路とを具備したことを特徴とする不揮発性半導体メ 40 モリ。

【請求項25】 請求項24記載の不揮発性半導体メモリにおいて、

消去動作と、消去ベリファイ動作と、書き込み動作と、書き込みベリファイ動作と、前記第1のコマンド入力とからなる一連の操作を複数回繰り返すことにより、メモリセルアレイ内の書き込み消去可能な領域を見つけることを特徴とする不揮発性半導体メモリのテスト方法。

【請求項26】 コマンド入力により起動され、パスも しくはフェイル信号を出力するテスト動作を複数種類有 50 6

し、かつ上記テスト動作のうち直前に実施されたテスト の結果がパスであればデータを変更せず、フェイルであ ればデータを所定の信号状態に設定するレジスタを具備 したことを特徴とする半導体メモリ。

【請求項27】 請求項26記載の半導体メモリにおいて

複数種類の前記テスト動作を行った後、前記レジスタの データが所定の信号状態に設定されているか否かを判別 することにより、良品と不良品を判別するようにしたこ とを特徴とする半導体メモリのテスト方法。

【請求項28】 消去並びに書き込みを行うメモリセル の単位を記憶するアドレスレジスタを有し、消去ベリフ ァイ並びに書き込みベリファイの機能を有する不揮発性 半導体メモリにおいて、

消去ベリファイ後のパス、フェイル結果を格納する第1 のレジスタと、

書き込みベリファイ後のパス、フェイル結果を格納する 第2のレジスタと、

各消去単位毎に設けられ、この消去単位内のメモリセル が書き込み消去可能であるか否かに応じて第1または第 2の信号状態を格納する第3のレジスタと、

第1のコマンド入力を受けて起動され、上記第1のレジスタ並びに第2のレジスタのデータのうち少なくとも一方がフェイルである場合は上記アドレスレジスタにより選択されたアドレスに対応する第3のレジスタを第1の信号状態とし、上記第1のレジスタ並びに第2のレジスタのデータが共にパスである場合は上記第3のレジスタを第2の信号状態とするような操作を行う制御回路とを具備したことを特徴とする不揮発性半導体メモリ。

【請求項29】 第2のコマンド入力を受けて起動され、チップ内にある全ての前記第3のレジスタのうち、第1の信号状態にあるものの数をカウントするカウンタをさらに具備したことを特徴とする請求項28記載の不揮発性半導体メモリ。

【請求項30】 レジスタに格納されたデータに基づい て動作もしくは機能が変化する内部回路を有する半導体 装置において、

パス、フェイルいずれかの結果を出力するような自己判 定テストを上記内部回路に対して行なわせる第1の操作 と、

上記自己判定テストにおけるパスもしくはフェイルの結果に応じて異なった制御を上記レジスタに対して実施する第2の操作とを交互に所定の回数繰り返して行う制御回路を具備し、

上記レジスタに各半導体装置毎の特性を反映したデータ を設定することを特徴とする半導体装置。

【請求項31】 前記レジスタは所定の信号を受けてデータ値をインクリメントさせる機能を有し、

前記第2の操作において、前記第1の操作の結果がフェイルの場合は前記所定の信号を発生させ、パスの場合は

7

前記所定の信号を発生させないことを特徴とする請求項 30記載の半導体装置。

【請求項32】 前記内部回路は、パルスを生成し、前記レジスタ内のデータに応じてパルス幅が変更されるタイマー回路であり、

前記第1の操作は、チップの外部から入力されたパルス幅と、上記タイマー回路により生成されたパルス幅とを比較し、いずれのパルス幅が長いかに応じてパス、フェイルを出力する自己判定テストであることを特徴とする請求項30記載の半導体装置。

【請求項33】 前記内部回路は、内部電圧を生成し、前記レジスタ内のデータに応じて電圧値が変更される内部電圧生成回路であり、

前記第1の操作は、チップの外部から入力された電圧と、上記内部電圧生成回路により生成される電圧とを比較し、いずれが高いかに応じてパス、フェイルを出力する自己判定テストであることを特徴とする請求項30記載の半導体装置。

【請求項34】 前記内部電圧生成回路は、 電圧生成部と、

上記電圧生成部で生成された電圧を分割する分割部と、 上記分割部で分割された分割電圧を参照電圧と比較する 比較器とを含み、

上記比較器における比較結果を上記電圧生成部にフィードバックさせることにより電圧生成部における電圧生成動作が制御される構成を有し、

前記自己判定テスト時に、上記電圧生成部を非活性状態とし、上記分割部にチップの外部から入力された電圧を入力して分割電圧を生成させ、この状態における上記比較器の比較結果に応じて前記パス、フェイル信号を生成³⁰することを特徴とする請求項33記載の半導体装置。

【請求項35】 前記電圧生成部は、前記自己判定テスト時にフェイル信号が生成された後に、前記レジスタに格納されたデータに応じて、直前に生成された電圧よりも一定値だけ高い電圧を生成することを特徴とする請求項34記載の半導体装置。

【請求項36】 前記自己判定テスト時に、前記電圧生成部で生成させる所望電圧に対し、前記一定値の1/2だけ低い電圧をチップの外部から入力して前記分割部に供給することを特徴とする請求項34記載の半導体装置。

【請求項37】 前記半導体装置が、コントロールゲートとフローティングゲートとを有するメモリセルからなり、上記メモリセルにデータを書き込む際は、書き込み動作を複数ステップに分けて各ステップ毎に上記コントロールゲートに与える書き込み電圧を、初期電圧から一定電圧ずつ上げてゆくような書き込み方法を有する不揮発性半導体メモリであり、

前記内部回路は、前記レジスタ内のデータに従い前記初 期電圧が決定される書き込み電圧生成回路であり、 8

前記第1の操作は、ステップ回数が所定の回数に設定された書き込み動作のあとで、書き込み対象のメモリセルがすべて書き込まれているか否かに応じてそれぞれパス、フェイルを出力する自己判定テストであり、

前記第2の操作は、上記第1の操作の結果がフェイルであれば前記初期電圧を一定電圧だけ上げる方向に前記レジスタのデータを変更し、パスであれば前記レジスタのデータを変更しないような操作であることを特徴とする請求項30記載の半導体装置。

【請求項38】 前記半導体装置が、ウェル領域上に形成され、コントロールゲートとフローティングゲートとを有するメモリセルからなり、上記メモリセルのデータを消去する際は、消去動作を複数ステップに分けて各ステップ毎に上記ウェル領域に与える消去電圧を、初期電圧から一定電圧ずつ上げてゆくような消去方法を有する不揮発性半導体メモリであり、

前記内部回路は、前記レジスタ内のデータに従い前記初期電圧が決定される消去電圧生成回路であり、

前記第1の操作は、ステップ回数が所定の回数に設定された消去動作のあとで、消去対象のメモリセルがすべて消去されているか否かに応じてそれぞれパス、フェイルを出力する自己判定テストであり、

前記第2の操作は、上記第1の操作の結果がフェイルであれば前記初期電圧を一定電圧だけ上げる方向に前記レジスタのデータを変更し、パスであれば前記レジスタのデータを変更しないような操作であることを特徴とする請求項30記載の半導体装置。

【請求項39】 Nビット(Nは正の整数)のデータを保持できるレジスタにより出力を2N通りにトリミングできる内部回路を有する半導体装置において、

第1回目のテストにおいて、上記Nビットのデータを第 1の状態にして上記内部回路の出力を判定することによ り上記Nビットのデータうちの最上位ビットのデータを 決定し、

第k回目(k=2, 3, \cdots , N)のテストにおいて、最上位ビットから(k-1)ビット目までのデータを第1回目から第(k-1)回目までのテストで決定された値に保ちつつ、残りのビットを所定の状態として上記内部回路の出力を判定することによりkビット目のデータを決定し、

上記N回のテストにより上記レジスタに各半導体装置毎の特性を反映したデータを設定するデータ設定回路を具備したことを特徴とする半導体装置。

【請求項40】 前記レジスタは、このレジスタ内のデータを決定するテストを行なったか否かを示すビットを含むことを特徴する請求項30または39記載の半導体装置。

【請求項41】 メモリセルがカラム、ロウ方向にマトリクス状に配列されてカラム領域、ロウ領域を有するメ モリセルアレイと、上記メモリセルアレイ内の不良カラ

ムと置き換えるためのM個のカラムリダンタンシからな るカラムリダンタンシ領域と、上記カラムリダンタンシ と置き換えるべきカラムアドレスを記憶するM個のレジ スタと、センスアンプとを有する不揮発性半導体メモリ において、

上記M個のレジスタの各々には対応するカラムリダンダ ンシが使用可能であるか否かに応じてそれぞれ第1また は第2の信号状態になるラッチが含まれ、

さらに、上記M個のレジスタを順に選択するカウンタ と、

上記センスアンプから出力される選択カラムのデータ が、与えられた期待値と一致しているかどうかに応じて パス、フェイル信号を出力する判定回路と、

上記メモリセルアレイ内の不良カラムを検出する際は、 カラムアドレス並びに上記カウンタを先頭番地に設定し た状態から開始し、上記判定回路の出力がパスであれば 上記カラムアドレスをインクリメントさせ、上記判定回 路の出力がフェイルでありかつ上記カウンタにより選択 されたレジスタのラッチが第1の信号状態である場合は 上記カラムアドレスを上記レジスタに格納した後、カラ 20 ムアドレス並びにカウンタをインクリメントさせ、上記 判定回路の出力がフェイルでありかつ上記カウンタによ り選択されたレジスタのラッチが第2の信号状態である 場合はラッチが第1の信号状態にあるレジスタに到達す るまでカウンタをインクリメントさせた後、上記カラム アドレスをレジスタに格納し、ついでカラムアドレス並 びにカウンタをインクリメントさせ、以上の操作を最終 カラムアドレスに到達するまで行なわせる制御回路とが 設けられていることを特徴とする不揮発性半導体メモ IJ。

【請求項42】 前記制御回路は、

メモリセルアレイ内のカラムの不良を検出する操作の前 に前記カラムリダンダンシ領域の不良検出の操作を行な

不良が検出されたカラムリダンダンシについては対応す るレジスタの前記ラッチを第2の信号状態とし、かつレ ジスタにメモリセルアレイのカラム領域が選択されない ようなカラムアドレスを設定することを特徴とする請求 項41記載の不揮発性半導体メモリ。

【請求項43】 書き込み、消去可能な不揮発性メモリ 40 セルがカラム、ロウ方向にマトリクス状に配列されたメ モリセルアレイと、

センスアンプと、

カラム方向に延在し、上記メモリセルアレイのデータを 上記センスアンプに伝えるビット線と、

上記メモリセルに対する書き込み並びに消去動作を行う ことなく、上記メモリセルアレイ内のセルアレイのカラ ム不良の検出するカラム不良検出手段とを具備したこと を特徴とする不揮発性半導体メモリ。

10

リセルアレイ内のカラム不良の検出を、前記ビット線並 びにセンスアンプ内のオープン、ショート、リークの有 無を検出することにより行うようにしたことを特徴とす る請求項43記載の不揮発性半導体メモリ。

【請求項45】 前記カラム不良検出手段は、前記ビッ ト線に接続された複数のメモリセルを全て非選択状態と し、かつ上記ビット線をスイッチを介して所定電位に接 続した状態で前記センスアンプによりデータを読み出 し、この読み出しデータに応じて前記ビット線のオープ ン状態を検出するようにしたことを特徴とする請求項4 4記載の不揮発性半導体メモリ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、パルス生成回 路、内部電圧生成回路を有し、これらの回路で生成され るパルスのパルス幅及び内部電圧の値が調整できる半導 体装置に係り、特に基準電圧、書き込み電圧、消去電圧 及び読み出し電圧を内部で生成する不揮発性半導体メモ リに関する。

[0002]

【従来の技術】不揮発性半導体メモリの1種であるNA ND型フラッシュメモリについては、例えば「K. Imamiy a et. al. " A 130-mm² 256-Mb NAND Flash with Shallow Trench Isolation Technology", IEEE J. Solid State Circuits, Vol. 34, pp. 1536-1543, Nov. 1999」などの文 献によって発表されている。

【0003】このような不揮発性半導体メモリでは、ウ ェハ・テストの工程において、電圧トリミングと不良セ ルのリダンダンシ置き換えが行われる。

【0004】図35は従来のウェハ・テスト工程の概略 を示すフローチャートである。各工程の動作内容は下記 の通りである。

【0005】DCテストでは、コンタクト・チェック、 スタンバイ電流等のDCチェックを行なう。Vref (基準電圧) トリミングでは、まずウェハ上の各チップ

のVrefをモニタし、次いでこれらをターゲット値に、 補正するためにトリミング値をいくらにすればよいかを 計算する。

【0006】次にVpgm(書き込み電圧)初期値トリ ミングを行なう。NAND型フラッシュメモリでは書き 込み電圧Vpgmを初期値から段階的に上げてゆくIncr emental Step Pulse Programming Scheme を採用してい る。この方法については、例えば「K.D. Suh et. al.," A 3.3V 32Mb NAND Flash Memory with Incremental Ste p Pulse Programming Scheme", ISSCC Digest of Tech nical Papers, pp. 128-129, Feb. 1995」に記載されてい る。この書き込み方法では、書き込み時間(もしくは書 き込みループ回数)が所定の時間(回数)内に収まるよ うにするために、Vpgmの初期値を最適化する必要が 【請求項44】 前記カラム不良検出手段は、前記メモ 50 ある。そのためにはまず、メモリセルアレイ内から書き

込み消去のできるブロック(グッド・ブロック)を見つ ける必要がある。なぜならこの段階では未だ不良セルの リダンダンシ置き換えがなされていないからである。

【0007】グッド・ブロックが見つかったら、Vpg mの初期値を変えつつそのブロックに書き込みを行な い、最適値を決定する。

【0008】続いて電圧トリミング用フューズ・カット を行なう。この工程ではウェハをレーザー・ブロー装置 に移し、上記Vrefトリミング、Vpgm初期値トリ ミングで決定したトリミング値に応じてフューズ・カッ 10 トする。

【0009】続いて不良カラム・ロウ検出を行なう。こ こでは、リダンダシン置き換えのためにメモリセルアレ イに数通りのデータパターンを書き込み、不良カラム・ ロウを検出する。

【0010】次にリダンダシン用フューズ・カットを行 なう。ここでは、ウェハを再度レーザー・ブロー装置に 移し、リダンダンシ置き換えのフューズ・カットをす る。

【0011】なお、このフローチャートにおいて、不良20 カラム・ロウ検出の前に電圧トリミング用のフューズ・ カットを行なうのは、Vpgm等の内部生成電圧がずれ た状態で不良カラム・ロウ検出を行なうと不良が見つけ られない可能性があるためである。

[0012]

【発明が解決しようとする課題】上記のようなウェハ・ テスト工程のテスト時間は、チップのコストに反映され る。したがってチップコストを削減するには、必要なウ ェハ・テストを行ないつつテスト時間を極力短縮するこ とが必要である。

【0013】上述したウェハ・テストの工程では、テス ト時間を長くする要因が2つある。1つは、フューズ・ カット工程の存在自体にある。レーザー・ブローにより フューズ・カットを行なうためには、ウェハをテスタか ら取り出してレーザー・ブロー装置に移す必要があり、 ここで時間のオーバーヘッドが生じる。上記ウェハ・テ スト工程では特に、フューズ・カットを2回に分けて行 なう必要があるためオーバーヘッドがより顕著なものと なっている。

【0014】第2の要因は、テスタの演算時間にある。 テスト時間短縮のため、ウェハ・テスト工程では100 個程度のチップに対し同時にコマンドを与え、なおかつ 出力を同時に測定できるようなテスタが用いられる。し かし、こうしたテスタでも、モニタした電圧からトリミ ング値を算出する演算や、読み出したデータパターンか ら不良カラム・ロウを検出する演算を、完全に並列に行 なうことはできない。並列処理のできるチップ数は、高 々10個程度である。したがって100チップ分のデー 夕を同時に取得できたとしても、そのデータに対する演 . 12

間のオーバーヘッドが生じる。

【0015】上記2つの要因のうち、フューズ・カット 工程分の時間を削減するための方法が、本出願人による 特願平11-351396号の出願に係る発明で述べら れている。その概要は以下の通りである。

【0016】不揮発性半導体メモリではメモリセルが不 揮発に情報を記憶できるので、電圧のトリミング値やリ ダンダンシの情報をメモリセルアレイ内に記憶させれ ば、フューズ並びにフューズ・カット工程をなくすこと ができる。不揮発性半導体メモリが通常の動作状態にあ るときは先のトリミング値やリダンダンシ情報が所定の レジスタに格納されている必要があるが、その格納動 作、すなわちメモリセルアレイ内から情報を取り出して レジスタに格納するという動作は、不揮発性半導体メモ リに電源を投入した時点で行なえば良い。

【0017】この発明は上記のような事情を考慮してな されたものであり、その目的は、電圧のトリミング値や リダンダンシの情報を不揮発性のメモリセルに記憶さ せ、その情報をメモリセルアレイ内から取り出してレジ スタに格納することにより、フューズ並びにフューズ・ カット工程をなくすことができ、さらに外部のテスタを 使用せずにテストを行なうことによりテスト時間の短縮・ を図ることである。

【0018】より具体的には、電圧のトリミング値やリ ダンダンシの情報をメモリセルアレイ内に記憶させるよ うな不揮発性半導体メモリにおいて、電圧のトリミング 値やリダンダンシ決定に要するテスト時間を削減するこ とを目的とする。さらに願わくは、不揮発性半導体メモ リ以外の半導体製品にも適用可能な、簡便でかつ普遍性 ・汎用性のあるテスト方法を提供することを目的とす

[0019]

【課題を解決するための手段】この発明の半導体装置及 びそのテスト方法では、ウェハ・テスト工程においてテ スタのCPUやメモリを一切使用しない自動テスト方式 を採用する。自動テスト方式の採用によるチップ内の回 路増は最小限に抑える。そのために、ウェハ・テストエ 程のフローを最適化する。

【0020】この発明の不揮発性半導体メモリのテスト 方法は、不揮発性メモリセルからなるメモリセルアレイ と、上記メモリセルアレイ内の不良領域のアドレスを格 納するレジスタと、複数個の内部電圧生成回路及びタイ マー回路と、上記複数個の内部電圧生成回路及びタイマ 一回路のそれぞれに対応して設けられ、各生成回路で生 成される内部電圧値及びタイマー値を設定するためのト リミング値を格納するレジスタとを備え、半導体チップ 上に集積された不揮発性半導体メモリにおいて、上記全 てのレジスタの内容をリセットする第1のステップと、 上記各レジスタの内容を各半導体チップ毎の素性に応じ 算処理は10回に分割して行なわねばならず、ここで時 50 た値に設定する第2のステップとからなるテストを電源

を投入した後に電源を切ることなく続けて行うことを特 徴とする。

【0021】この発明の半導体装置のテスト方法は、レジスタに格納されたデータに基づいて動作もしくは機能が変化する内部回路を有し、半導体チップ上に集積された半導体装置において、パス、フェイルいずれかの結果を出力するような自己判定テストを上記内部回路に対して行なわせる第1の操作と、上記自己判定テストにおけるパスもしくはフェイルの結果に応じて異なった制御を上記レジスタに対して実施する第2の操作とを交互に所2の回数繰り返して行うことにより、上記レジスタに各半導体チップ毎の特性を反映したデータを設定することを特徴とする。

【0022】この発明の半導体装置のテスト方法は、Nビット(Nは正の整数)のデータを保持できるレジスタにより出力を2N通りにトリミングできる内部回路を有する半導体装置において、第1回目のテストにおいて、上記Nビットのデータを第1の状態にして上記内部回路の出力を判定することにより上記Nビットのデータうちの最上位ビットのデータを決定し、第k回目(k=2,3、…、N)のテストにおいて、最上位ビットから(k-1)ビット目までのデータを第1回目から第(k-1)回目までのテストで決定された値に保ちつつ、残りのビットを所定の状態として上記内部回路の出力を判定することによりkビット目のデータを決定し、上記N回のテストにより上記レジスタに各半導体装置毎の特性を反映したデータを設定することを特徴とする。

【0023】この発明の不揮発性半導体メモリのテスト方法は、書き込み、消去可能な不揮発性メモリセルがカラム、ロウ方向にマトリクス状に配列されたメモリセル 30 アレイと、センスアンプと、カラム方向に延在し、上記メモリセルアレイのデータを上記センスアンプに伝えるビット線とを有する不揮発性半導体メモリにおいて、上記メモリセルアレイ内のセルアレイのカラム不良の検出を、メモリセルに対する書き込み並びに消去動作を行うことなく実行することを特徴とする。

【0024】この発明の不揮発性半導体メモリにおける不良カラムの検出及び置き換え方法は、メモリセルがカラム、ロウ方向にマトリクス状に配列されてカラム領域、ロウ領域を有するメモリセルアレイと、上記メモリ 40セルアレイ内の不良カラムと置き換えるためのM個のカラムリダンタンシからなるカラムリダンタンシ領域と、上記カラムリダンタンシと置き換えるべきカラムアドレスを記憶するM個のレジスタと、センスアンプとを有する不揮発性半導体メモリにおいて、上記M個のレジスタの各々には対応するカラムリダンダンシが使用可能であるか否かに応じてそれぞれ第1または第2の信号状態になるラッチが含まれ、さらに、上記M個のレジスタを順に選択するカウンタと、上記センスアンプから出力される選択カラムのデータが、与えられた期待値と一致して50

14

いるかどうかに応じてパス、フェイル信号を出力する判 定回路とを有し、上記メモリセルアレイ内の不良カラム を検出する際は、カラムアドレス並びに上記カウンタを 先頭番地に設定した状態から開始し、上記判定回路の出 力がパスであれば上記カラムアドレスをインクリメント させ、上記判定回路の出力がフェイルでありかつ上記力 ウンタにより選択されたレジスタのラッチが第1の信号 状態である場合は上記カラムアドレスを上記レジスタに 格納した後、カラムアドレス並びにカウンタをインクリ メントさせ、上記判定回路の出力がフェイルでありかつ 上記カウンタにより選択されたレジスタのラッチが第2 の信号状態である場合はラッチが第1の信号状態にある レジスタに到達するまでカウンタをインクリメントさせ た後、上記カラムアドレスをレジスタに格納し、ついで カラムアドレス並びにカウンタをインクリメントさせ、 以上の操作を最終カラムアドレスに到達するまで行なう ことを特徴とする。

【0025】この発明の半導体メモリは、ビット線と、上記ビット線に接続された複数のメモリセルと、上記ビット線の一端に接続されたセンスアンプとを有する半導体メモリにおいて、上記ビット線に接続された複数のメモリセルを全て非選択状態とし、かつ上記ビット線の他端をスイッチを介して所定電位に接続した状態で上記センスアンプによりデータを読み出し、この読み出しデータに応じて上記ビット線のオープン不良を検出する不良検出回路を具備したことを特徴とする。

【0026】この発明の不揮発性半導体メモリは、書き込み、消去可能な不揮発性メモリセルがカラム、ロウ方向にマトリクス状に配列されたメモリセルアレイと、上記メモリセルアレイ内の消去並びに書き込みを行うメモリセルの単位を記憶するアドレスレジスタと、消去対象のメモリセルが全て消去されているか否かに応じてパス、フェイル信号を出力する消去ベリファイ動作と、書き込み対象のメモリセルが全て書き込まれているか否かに応じてパス、フェイル信号を出力する書き込みベリファイ動作と、第1のコマンドを受けて起動され、上記消去ベリファイ並びに書き込みベリファイの結果のいずれかがフェイルである場合には上記アドレスレジスタのデータを変更し、共にパスである場合には上記アドレスレジスタのデータを変更しないような操作を行う制御回路とを具備したことを特徴とする。

【0027】この発明の半導体メモリは、コマンド入力により起動され、パスもしくはフェイル信号を出力するテスト動作を複数種類有し、かつ上記テスト動作のうち直前に実施されたテストの結果がパスであればデータを変更せず、フェイルであればデータを所定の信号状態に設定するレジスタを具備したことを特徴とする。

なるラッチが含まれ、さらに、上記M個のレジスタを順 【0028】この発明の半導体メモリのテスト方法は、 に選択するカウンタと、上記センスアンプから出力され コマンド入力により起動され、パスもしくはフェイル信 る選択カラムのデータが、与えられた期待値と一致して 50 号を出力するテスト動作を複数種類有し、かつ上記テス

ト動作のうち直前に実施されたテストの結果がパスであればデータを変更せず、フェイルであればデータを所定の信号状態に設定するレジスタを具備した半導体メモリにおいて、複数種類のテスト動作を行った後、前記レジスタのデータが所定の信号状態に設定されているか否かを判別することにより、良品と不良品を判別するようにしたことを特徴とする。

【0029】この発明の不揮発性半導体メモリは、消去 並びに書き込みを行うメモリセルの単位を記憶するアド レスレジスタを有し、消去ベリファイ並びに書き込みべ 10 リファイの機能を有する不揮発性半導体メモリにおい て、消去ベリファイ後のパス、フェイル結果を格納する 第1のレジスタと、書き込みベリファイ後のパス、フェ イル結果を格納する第2のレジスタと、各消去単位毎に 設けられ、この消去単位内のメモリセルが書き込み消去 可能であるか否かに応じて第1または第2の信号状態を 格納する第3のレジスタと、第1のコマンド入力を受け て起動され、上記第1のレジスタ並びに第2のレジスタ のデータのうち少なくとも一方がフェイルである場合は 上記アドレスレジスタにより選択されたアドレスに対応 20 する第3のレジスタを第1の信号状態とし、上記第1の レジスタ並びに第2のレジスタのデータが共にパスであ る場合は上記第3のレジスタを第2の信号状態とするよ うな操作を行う制御回路とを具備したことを特徴とす る。

【0030】この発明の半導体装置は、レジスタに格納されたデータに基づいて動作もしくは機能が変化する内部回路を有する半導体装置において、パス、フェイルいずれかの結果を出力するような自己判定テストを上記内部回路に対して行なわせる第1の操作と、上記自己判定30テストにおけるパスもしくはフェイルの結果に応じて異なった制御を上記レジスタに対して実施する第2の操作とを交互に所定の回数繰り返して行う制御回路を具備し、上記レジスタに各半導体装置毎の特性を反映したデータを設定することを特徴とする。

16

【0032】この発明の不揮発性半導体メモリは、メモ リセルがカラム、ロウ方向にマトリクス状に配列されて カラム領域、ロウ領域を有するメモリセルアレイと、上 記メモリセルアレイ内の不良カラムと置き換えるための M個のカラムリダンタンシからなるカラムリダンタンシ 領域と、上記カラムリダンタンシと置き換えるべきカラ ムアドレスを記憶するM個のレジスタと、センスアンプ とを有する不揮発性半導体メモリにおいて、上記M個の レジスタの各々には対応するカラムリダンダンシが使用 可能であるか否かに応じてそれぞれ第1または第2の信 号状態になるラッチが含まれ、さらに、上記M個のレジ スタを順に選択するカウンタと、上記センスアンプから 出力される選択カラムのデータが、与えられた期待値と 一致しているかどうかに応じてパス、フェイル信号を出 力する判定回路と、上記メモリセルアレイ内の不良カラ ムを検出する際は、カラムアドレス並びに上記カウンタ を先頭番地に設定した状態から開始し、上記判定回路の 出力がパスであれば上記カラムアドレスをインクリメン トさせ、上記判定回路の出力がフェイルでありかつ上記 カウンタにより選択されたレジスタのラッチが第1の信 号状態である場合は上記カラムアドレスを上記レジスタ に格納した後、カラムアドレス並びにカウンタをインク リメントさせ、上記判定回路の出力がフェイルでありか つ上記カウンタにより選択されたレジスタのラッチが第 2の信号状態である場合はラッチが第1の信号状態にあ るレジスタに到達するまでカウンタをインクリメントさ せた後、上記カラムアドレスをレジスタに格納し、つい でカラムアドレス並びにカウンタをインクリメントさ せ、以上の操作を最終カラムアドレスに到達するまで行 なわせる制御回路とが設けられていることを特徴とす

【0033】この発明の不揮発性半導体メモリは、書き込み、消去可能な不揮発性メモリセルがカラム、ロウ方向にマトリクス状に配列されたメモリセルアレイと、センスアンプと、カラム方向に延在し、上記メモリセルアレイのデータを上記センスアンプに伝えるビット線と、上記メモリセルに対する書き込み並びに消去動作を行うことなく、上記メモリセルアレイ内のセルアレイのカラム不良の検出するカラム不良検出手段とを具備したことを特徴とする。

[0034]

【発明の実施の形態】以下、図面を参照してこの発明の 実施の形態を詳細に説明する。

【0035】図1はこの発明に係るNAND型フラッシュメモリの概略的な構成を示すブロック図、図2は図1のメモリのメモリセルアレイの一部の構成を示す回路図であり、さらに図3は図1のメモリのウェハ・テスト工程のフローチャートである。

【0036】図1において、メモリセルアレイ(Memory Cell Array)11は、電気的書き替

えが可能な不揮発性メモリセルがカラム、ロウ方向にマトリクス状に配列して構成されている。上記各不揮発性メモリセルは、コントロールゲートとフローティングゲートとが積層されたスタックトゲート型のMOSトランジスタ構造を有している。

【0037】ここで、メモリセルアレイ11は、他とは 絶縁分離されたウェル領域上に形成されており、メモリセルアレイ11内のメモリセルのデータを消去する際 は、消去動作を複数ステップに分けて各ステップ毎に上記ウェル領域に与える消去電圧を初期電圧から一定電圧 10 ずつ上げてゆくような消去方法が採られる。

【0038】また、メモリセルアレイ11には、不良セルを置き換えるためのリダンダシ(冗長)カラムが設けられている。さらに、メモリセルアレイ11には、初期設定データを格納するための初期設定データ領域が設定されている。

【0039】上記メモリセルアレイ11には、互いに交 差するようにそれぞれ複数本のワード線WL及びビット 線BLが設けられており、複数本のワード線はロウデコ ーダ (Row Decoder) 12のデコード出力に 20 よって選択的に駆動される。データの読み出し時に、メ モリセルアレイ11内のメモリセルから読み出された信 号はビット線BLを介してページバッファ(Page Buffer) 13に供給され、ここでセンスされる。 ページバッファ13でセンスされたデータは、カラムゲ ート回路 (Column Gate) 14によってカラ ム単位で選択されてI/Oバス(I/O Bus)15 に供給され、さらに I / Oバッファ (I/O Buff er) 16から外部に出力される。データの書き込み時 は、上記とは逆に外部から供給される書き込みデータが 30 I/Oバッファ16~I/Oバス15~カラムゲート回 路14に供給され、さらにページバッファ13を介して ビット線BLに書き込みデータに応じた電圧が供給さ れ、選択メモリセルにデータが書き込まれる。

【0040】また、上記I/Oバッファ16には、チッ プ外部から、データ書き込み時には上記書き込みデータ が供給される他に、メモリセルを選択するためのアドレ スやメモリの動作を制御するためのコマンドが供給され る。アドレスはアドレスバッファ(Address B uffer) 17に取り込まれ、コマンドはコマンドバ 40 ッファ (Command Buffer) 18に取り込 まれる。アドレスバッファ17に取り込まれたアドレス のうち、ロウアドレスはロウデコーダ12に供給され、 カラムアドレスはカラムゲート回路14に供給される。 【0041】上記メモリセル11に不良カラムが発生し ている場合に、この不良カラムに対応した不良カラムア ドレスを格納するための不良カラムアドレスレジスタ (Bad Column Add. Registe r) 19が設けられている。すなわち、不良カラムアド レスレジスタ19は、リダンダンシ置き換えをすべき不 50 18

良カラムのアドレスを格納するレジスタである。なお、この実施の形態におけるメモリではブロック・リダンダンシは設けないが、その代わりに不良ブロックを検出してフラグを立て、ユーザに不良ブロック・アドレスが判るようにしている。不良ブロックのフラグ情報はロウデコーダ12内のラッチに記憶される。この不良カラムアドレスレジスタ19は上記I/Oバス15に接続されている。

【0042】内部電圧生成回路(Voltage Generators)20は、チップ内部で使用される各種電圧を生成するものであり、この電圧には例えばVr ef(基準電圧)、Vpgm(書き込み電圧)、内部降圧電圧(Vdd)、消去電圧(Verase)、非選択セルのワード線に供給される非選択セルワード線電圧(Vread)などがある。内部電圧生成回路20で生成された各種電圧はロウデコーダ12などに供給され

【0043】トリミングデータレジスタ(Trim. Data Register)21は、上記内部電圧生成回路20で上記各種電圧を生成する際に使用される調整用データ(トリミングデータ)を格納する。

【0044】タイマー回路(Timer)22は、チップ内部で使用される各種タイミングパルスを生成する。【0045】トリミングデータレジスタ(Trim. Data Register)23は、上記タイマー回路22で上記各種タイミングパルスを生成する際に使用される調整用データ(トリミングデータ)を格納する。上記トリミングデータレジスタ21、23は、従来技術におけるフューズの役割をする。すなわち、電源投入時に、メモリセルアレイ11内の後述する初期設定データ領域からレジスタに格納すべきデータが読み出され、1/Oバス15を介して各レジスタ21、23に順次格納される。

【0046】I/O制御回路(I/O Contro 1)24は、外部から供給されるチップイネーブル信号/CE、リードイネーブル信号/RE、ライトイネーブル信号/WEなどの各種制御信号を取り込む。I/O制御回路24に取り込まれた制御信号及び上記コマンドバッファ18に取り込まれたコマンドは制御回路(Control Logic)25に供給される。

【0047】上記制御回路25は、I/〇制御回路24からの制御信号及びコマンドをデコードした結果に基づいてチップ内部の各回路の動作を制御する。この制御回路25内には制御用のデータを格納するための各種レジスタが設けられている。また、制御回路25は外部回路に対して、チップがアクセス可能である否かの状態を示すレディー/ビジー信号(R/Bn)を出力する機能を有している。

【0048】図2に示すメモリセルアレイ11では、例えば16個のメモリセルが直列接続されてNANDセル

ユニットを構成している。ワード線WL(WL0~WL15)が共通に接続された複数のNANDセルユニットは、データ消去の最小単位となるセルブロックを構成しており、複数のセルブロックB0、B1、…、Bnがビット線BLを共通にして配置されている。

【0049】このようなメモリセルアレイ11において、例えばセルブロックBnが初期設定データを格納するための初期設定データ領域として使用される。この初期設定データ領域は、ビット線BL及びワード線WLの選択駆動により、データの書き込み、消去及び読み出しが可能ではあるが、メモリの通常の動作においては外部からはアクセスされない。従って、データの一括消去あるいはブロック単位の消去の際にも、この初期設定データ領域内のデータは消去されない。

【0050】次に、上記のような構成のメモリのウェハ・テスト時における各工程の動作を、図3のフローチャートを参照して説明する。

【0051】ウェハ・テストは以下の工程からなる。

[0052] (1) DC = Test)]

- (2) デフォルト・リセット (Default Res 20 et)
- (3) タイマー及び電圧トリミング (Timer & Voltage Trimming)
- (4) 不良カラム検出及び置き換え (Bad Col. Detection& Repair)
- (5) 正常なメモリブロックのサーチ (Good Block Serch)
- (6) Vpgm初期値トリミング (Vpgm Initial Value Tlimming)
- (7) 不良メモリブロック検出 (Bad Block Detection)
- (8) オプション・セット (Option Set)
- (9) ROMヒューズ・プログラム (ROM-Fuse Program)
- (10) パワーオフ、オン時のレジスタ状態の検証 (Power Off, On Verification of Register State)
- このようなウェハ・テストのうち、(2)のデフォルト・リセットから(9)のROMヒューズ・プログラムまでの工程は、電源を投入した後に電源を切ることなく続 40けて行われる。

【0053】次に各項目について説明する。

【0054】(1) DCテスト

まず、従来技術の場合と同じDCテストを行なう。この 部分は自動テスト化できないが、トータルのテスト時間 に占める割合は小さいので、テスト時間への影響は少な い。

【0055】(2) デフォルト・リセット DCテストの後に全レジスタをデフォルト(初期) 状態 にセットする。トリミングデータレジスタ21、23に 50 20

対しては、各レジスタの中身がデフォルトのトリミング値となるようリセットする。一方、不良カラムアドレスレジスタ19と前記不良ブロック・フラグに関しては、不良カラムおよび不良ブロックがない状態にリセットする。

【0056】(3)タイマー及び電圧トリミング この工程では、タイマー回路22で生成するパルス信号 のパルス幅のトリミング及び内部電圧生成回路20で生 成する電圧の値のトリミングを行なう。ここでトリミン グする電圧は、基準電圧Vref、内部降圧電圧Vdd 並びに非選択セルワード線電圧Vreadの3つであ る

【0057】以下各項目毎にテスト方法を説明する。 【0058】 [タイマー・トリミング (Timer Trimming)] 図4は、図1中のタイマー回路22、トリミングデータレジスタ23及びこれらの回路に関係する制御回路25内の回路の具体的構成を示している。

【0059】タイマー回路22は、タイマー信号生成回路22Aと基準クロック生成回路22Bとから構成される。

【0060】タイマー信号生成回路22Aは、基準クロック生成回路22Bにより生成された基本クロックPULSEから、図5のタイミングチャートに示すようにパルスTMCLKを生成する。ここで、上記パルスTMINTは基本クロックの整数倍に相当するパルスであり、タイマーリセット信号TMRSTをトリガとして生成される。パルスTMCLKは、パルスTMINTが"H"となってからTINTの時間だけ経過してから"H"となる。時間TINTとパルスTMCLKのパルス幅(100ns)は基準クロックから生成されるため、基準クロックのばらつきに応じて増減する。

【0061】タイマー信号生成回路22Aで生成されたパルスTMCLKは、チップのパッド (Pad) 31に供給される、所望するパルス幅Textを有するパルスTMEXTと共にANDゲート32に供給される。

【0062】上記ANDゲート32の出力はセット・リセット型のフリップフロップ33のセット端子に供給される。またフリップフロップ33のリセット端子にはタイマーリセット信号TMRSTが供給される。このフリップフロップ33の出力は、フラグFLAGとしてトリミングデータレジスタ制御回路(Control)34に供給される。この制御回路34は、上記フラグFRAGの状態に応じて、前記トリミングデータレジスタ23に対してインクリメント信号incまたはリセット信号rstを供給する。

【0063】上記基準クロック生成回路22Bの一具体例を図6の回路図に示す。ここで、2つの基準遅延生成回路35A及び35Bは同様の回路構成を有しており、差動増幅器41、2つのNチャネルMOSトランジスタ

42、43、トリミング信号に応じて両端子間の抵抗値が変化する可変抵抗回路R、PチャネルMOSトランジスタ44及びキャパシタCとから構成され、それぞれ可変抵抗回路Rにおける抵抗値とキャパシタCの容量値との積RCに相当する遅延時間を生成する。

【0064】上記両基準遅延生成回路35A、35Bの 出力は、タイマーリセット信号TMRRSTnと共に、 2個のNAND回路からなるフリップフロップ45に供 給される。このフリップフロップ45の一方の出力は、 AND回路46によってタイマーリセット信号TMRR 10 STnと共にAND論理が取られることにより制御信号 DEN1が生成される。この制御信号DEN1は、一方 の基準遅延生成回路35B内のPチャネルMOSトラン ジスタ44のゲートに供給される。また、上記フリップ フロップ45の他方の出力は、AND回路47によって タイマーリセット信号TMRRSTnと共にAND論理 が取られることにより制御信号DEN0が生成される。 この制御信号DENOは、他方の基準遅延生成回路35 A内のPチャネルMOSトランジスタ44のゲートに供 給されると共に、インバータ48で反転されて基本クロ 20 ックPULSEが生成される。

【0065】このような構成の基準クロック生成回路22Bにおいて、基準遅延生成回路35A、35Bでは、制御信号DEN0またはDEN1が"L"になっている期間にPチャネルMOSトランジスタ44がオンし、キャパシダCが電源電圧によって充電されている。ここでNチャネルMOSトランジスタ42のしきい値電圧をVthとすれば、差動増幅器41の(一)端子の電圧はVthに設定されている。

【0066】次に、制御信号DEN0またはDEN1が 30 "H"に変わると、PチャネルMOSトランジスタ44 がオフし、キャパシタCの充電が行われなくなる。ここで、NチャネルMOSトランジスタ42、43はカレントミラー回路を構成しており、可変抵抗回路Rを介してNチャネルMOSトランジスタ42に流れる電流に比例した電流がNチャネルMOSトランジスタ43にも流れ、キャパシタCは今度はこの電流によって放電される。そして、キャパシタCの端子電圧が、差動増幅器41の(一)端子の電圧Vthよりも低くなると、差動増幅器41の出力が"H"から"L"に反転する。そし 40 て、制御信号DEN0またはDEN1が"L"から

"H"に反転してから、次に差動増幅器41の出力が "H"から"L"に反転するまでの遅延時間が上記RC に相当する。このような動作が2つの基準遅延生成回路 35A、35Bで交互に繰り返されることにより、イン バータ48からは上記遅延時間RCの2倍の周期をもつ 基本クロックPULSEが出力される。ここで、可変抵 抗回路Rはトリミング信号の値に応じて抵抗値を変える ことができるため、トリミング信号により基準遅延時間 を調整することができる。なお基準クロック生成回路250 22

2 Bは図6のものに限られることはなく、トリミング信号により基準クロックを調整できるものであれば、他の回路構成を使用してもよい。

【0067】図7は、図6中の可変抵抗回路Rの具体的な構成例を示す回路図である。この可変抵抗回路Rは、デコーダ回路(Decoder) 49と、互いに値が異なる8個の抵抗 $R0\sim R7$ 及びこれらの各抵抗に対してそれぞれ直列接続された8個のNチャネルMOSトランジスタQとから構成されている。

【0068】上記デコーダ回路49は、例えば3ビットのトリミング信号TTMR0~TTMR2をデコードして、8通りのデコード信号を出力する。そして、これら8通りのデコード信号のそれぞれが上記8個のNチャネルMOSトランジスタQのゲートに供給される。

【0069】このように構成された可変抵抗回路Rでは、3ピットのトリミング信号TTMR0~TTMR2に基づいて8個のNチャネルMOSトランジスタQのうちいずれか1つがオン状態されることにより、両端子間の抵抗値が8通りに変化する。

【0070】図8は、図4中のトリミングデータレジスタ23の詳細な回路構成を示している。このレジスタ23は例えば4ビットのデータを保持する。このうちの1ビットはインデクス(INDEX)ビットである。このインデクスビットはトリミングテストを行なったか否かを示す指標の役割をする。残りの3ビットTTMR0~TTMR2が正味のトリミング情報となる。

【0071】図8に示すように、直列接続された3個の D型フリップフロップ (DFF) 50により構成された カウンタがTTMR $0\sim$ TTMR2を記憶するレジスタ を兼ねている。インデクスピットはラッチ回路 (IND EX 1 a t c h) 51 で記憶される。各フリップフロップ50及びラッチ回路51のデータは、各フリップフロップ50及びラッチ回路51に対してそれぞれ設けられた各2個のクロックドインバータ52、53を介して 1/0バス15との間で入出力される。

【0072】レジスタ23のデータをメモリセルに書き 込む際はI/Oバス15を介してページバッファ13 (図1に図示)に転送し、また電源投入後にトリミング データをメモリセルからレジスタ23に転送する際は、 ページバッファ13からI/Oバス15を介してレジス タ23にデータを取り込む。

【0073】図9は、レジス923内のデータ(TTMR0~TTMR2及びINDEX)と上記TINTのずれ(Δ Tint)との関係を示したものである。デフォルト・リセットの状態ではINDEXビットは"0"にされ、TTMR0~TTMR2はTINTのずれが0%となるような値に設定される。タイマー・トリミングのテストが開始されるとレジスタデータはまず初期状態にセットされる。このとき、INDEXビットは"1"にされる。なお、初期状態ではTTMR0~TTMR2は

全て"0"である。

【0074】次に、図4中の制御回路34からインクリメント信号incが生成される度に、TTMR0~TTMR2のデータが順次インクリメントされる。図9に示すように、TINTの時間はTTMR0~TTMR2がインクリメントされるに従い順次長くなるように制御される

【0075】このようなレジスタ機能並びに回路構成を 用いれば、次のようにタイマー回路のトリミングができ る。

【0076】図10はタイマー回路22のトリミング時のシーケンス、図11はトリミング時のタイミングチャートを示し、図12は図1中のI/Oバッファ16にレジスタコントロールコマンドを供給した時の動作手順を示すフローチャートである。

【0077】まず、テスト開始コマンドを入力すると、レジスタ23が初期状態にセットされ、タイマー回路22のテストが可能な状態になる。次に、図4に示されたパッド31に狙い目の幅Textを持つパルスTMEXTを入力する。これにより、TMEXTをトリガとして20TMRST、TMINT、TMCLKのパルスが立つ。ここで、図11(a)に示すように、TMEXTが

"H"の期間中にパルスTMCLKが立つと、FLAGが"H"となり、図11(b)に示すように、TMEXTが"L"の期間中にパルスTMCLKが立つと、フラグFLAGは"L"となる。

【0078】次に、レジスタコントロールコマンドを入力する。このコマンドを入力すると、FLAGが"H"の場合に制御回路34はインクリメント信号incを生成し、FLAGが"L"であればインクリメント信号i 30 ncを生成しない。なお、レジスタコントロールコマンドの形態としては、通常のコマンド入力であってもよいし、/WE信号のトグルのような形態であってもよい。【0079】図10のシーケンスに従ってテストをすると、Tint<Textである間はレジスタデータが順次インクリメントされ、タイマー時間が順次長くなり、Tint>Textとなった段階でインクリメントされなくなる。従って、テスト終了コマンドが供給されて、シーケンスが終了した時点では、レジスタデータはTintとTextがほぼ等しくなるような値にセットされれていることになる。

【0080】なお、基本クロックのパルス幅のターゲット値は100nsであるが、TINTの時間はこれよりも十分長い値、例えば $100\mus$ とする。その理由は、TINTに占めるロジック遅延の影響を十分小さくするためである。

【0081】ここで、図12に示したフローチャートについて簡単に説明する。

【0082】テストコマンドが供給されると(Comm うな方法でトリミングデータを決定したのち、レジスand input)、ステップS1においてR/Bn 50 21、23内のデータをテスタのメモリに移し、その

24

(レディー/ビシー) 信号が "L" にされ (R/Bn= "L")、チップがビシー状態であることが外部に知らされる。次に、ステップS2においてフラグFLAGが "H"であるか否かが判断される(FLAG="H"?)。このとき、フラグFLAGが "H"でなければ、基本クロックのパルス幅は既にターゲット値であるため、その後、ステータス(Status)がパス(Pass)状態(Status="Pass")にされた上でR/Bn信号が "H"にされてタイマー・トリミングのテスト動作が終了する。

【0083】一方、ステップS2においてフラグFLAGが"H"であると判断されると、次にステップS3においてトリミングデータが最大値に達しているか否かが判断される(Trim Data=Max?)。ここで既に最大値に達していれば、ステップS4においてレジスタ23がリセットされ(Register Reset)、トリミングに失敗したとしてステータスがフェイル(Fail)状態(Status="Fail")にされた上でR/Bn信号が"H"にされてタイマー・トリミングのテスト動作が終了する。

【0084】ステップS3においてトリミングデータが最大値に達していないと判断されると、次にステップS5においてレジスタ23のデータがインクリメントされ(Increment Register Data)、ステータスがフェイル状態(Status="Fail")にされた上でR/Bn信号が"H"にされる。

【0085】上述したテスト手法は、次のような利点を持っている。

【0086】(1) テスタは各々のチップに対し共通のコマンドを入力するだけでよい。特に、テスタのCPUを用いてトリミングデータを決定する演算を行なう必要がなくなる。(2) また、チップ毎の特性データを格納するメモリをテスタが持たなくても良い。

【0087】これらのことは、100個程度のチップに対して完全に並列にテストができることを意味する。また高性能、高機能のテスタを用いなくてもトリミングテストができることを意味する。従って、従来のテスト方法に比べると、テスト時間の大幅な短縮とテストコストの大幅な削減を図ることができる。

【0088】なお、ここではタイマー回路22のトリミングのテストについて説明したが、以下に述べるように、このテストの本質は電圧トリミングやリダンダンシ計算にも適用できる。

【0089】また本方式は、トリミングデータをメモリセルアレイ11に書き込めるメモリを前提としていたが、トリミングデータをレーザーフューズに記憶させるようなメモリにも適用可能である。その場合は上記のような方法でトリミングデータを決定したのち、レジスタ21、23内のデータをテスタのメモリに移し、その

後、そのデータに基づいてフューズ・カットを行なえば よい。この場合、上記(2)の利点は失われるが、上記 (1) の利点は保たれるため、テスト時間の短縮が可能 となる。

【0090】 [電圧トリミング (Voltage Tr imming)]チップ内部で使用される各電圧のトリ ミングも上記タイマー回路22のトリミングの場合と同 様に行なうことができる。

【0091】図13は、図1中の内部電圧生成回路2 0、トリミングデータレジスタ21及びこれらの回路に 10 関係する制御回路25内の回路の具体的構成を示してい る。この場合には基準電圧Vrefの生成を例にして説 明する。

【0092】内部電圧生成回路20は、この内部電圧生 成回路20で生成される基準電圧Vrefもしくはチッ プの外部からパッド61 (Monitot PAD) に 供給され、所望の基準電圧に相当する参照電圧を抵抗分 割する直列接続された可変抵抗回路62及び抵抗63か らなる分割回路と、バンドギャップ型定電圧生成回路

(BGR Circuit) 64で生成されるBGR電 20 圧Vbgrと上記可変抵抗回路62及び抵抗63からな る分割回路で分割された電圧とを比較する比較器65 と、この比較器65の出力及びテスト信号VREFTE STに基づいてフラグFLAGを生成するフラグ生成回 路66と、比較器65の出力及びテスト信号VREFT ESTに基づいて基準電圧Vrefのノードを電源電圧 に接続する直列接続された2個のPチャネルMOSトラ ンジスタからなるスイッチ回路67と、上記フラグFL AGに基づきレジスタ21に対してクンクリメント信号 incもしくはリセット信号rstを供給するレジスタ 30 制御回路(control)68とから構成されてい る。

【0093】ここで、レジスタ21から出力されるトリ ミング信号は例えばTVREF0~TVREF3の4ビ ットであるとする。このレジスタ21の構成はタイマー ・トリミングのものと同様でよい。可変抵抗回路62 は、上記4ビットのトリミング信号TVREF0~TV REF3に応じてその両端の抵抗が変化する。この可変 抵抗回路62は、図7に示す場合と同様に構成してもよ い。ただし、この場合、前記デコーダ回路49に対応し 40 たデコーダ回路は4ビットのトリミング信号に応じて1 6 通りのデコード信号を出力し、前記抵抗R0~R7に 対応する抵抗は16個設けられ、これに伴って前記Nチ ャネルMOSトランジスタQに対応するMOSトランジ スタも16個設けられる。

【0094】図14は、図13に示す回路において、レ ジスタ21に記憶されるデータと基準電圧Vrefとの 対応関係を示したものであり、さらに図15は図13の 回路のテストシーケンスを示している。

トリミングをする際は、まずパッド61に参照電圧を入 力する。続いてテスト開始コマンドを入力すると、図1 3中のテスト信号VREFTESTが"H"となり、ス イッチ回路67がオフにされ、パッド61に入力された 参照電圧が可変抵抗回路62及び抵抗63からなる分割 回路によって分割され、チップ内部で生成されたBGR 電圧Vbgrと比較器65で比較される。また、テスト 信号VREFTESTが "H" のときはフラグ生成回路 66が動作可能となり、比較器65の比較結果がフラグ FLAGに反映される。

【0096】ここで、レジスタデータと出力電圧(Vr ef)とは図14に示すような関係にされており、出力 電圧Vrefがそのターゲット値よりも小さい間はレジ スタコントロールコマンド(図15中のB)を入力する 毎にレジスタデータがインクリメント(inc)され る。そして、出力電圧Vrefがそのターゲット値より も大きくなった時点でインクリメントが停止する。この ようにして、タイマー・トリミングと同様、完全な並列 テストで電圧のトリミングができる。

【0097】内部降圧電圧Vddのトリミングも上記基 準電圧Vrefのトリミングと同様の回路及び方法で行 なうことができる。

【0098】なお、図15に示すように、レジスタコン トロールコマンドBを外部から入力するのではなく、チ ップ内部のタイマー回路22と制御回路とを用いて、自 動的にレジスタコントロール動作を行なわせるようにし てもよい。

【0099】一方、非選択セルワード線電圧Vread のような昇圧電圧をトリミングする場合は、図16に示 すような構成の回路を用いる。すなわち、図16は、図 1中の内部電圧生成回路20のうち非選択セルワード線 電圧Vreadの生成に関係した部分の回路を、トリミ ングデータレジスタ21及びこれらの回路に関係する制 御回路25内の回路と共に示している。

【0100】非選択セルワード線電圧Vreadは昇圧 回路 (Vread Charge Pump) 71で生成 される。この昇圧回路71で生成される電圧Vread もしくはチップの外部からパッド (Monitot P AD) 72に供給され、所望の非選択セルワード線電圧 に相当する参照電圧は、直列接続された可変抵抗回路7 3及び抵抗74からなる分割回路によって抵抗分割され る。上記分割された電圧VMONは比較器75により基 準電圧Vrefと比較される。この比較器75の出力は インバータ76によって反転され、フラグFLAGとし てレジスタ制御回路68に供給される。このレジスタ制 御回路68は、上記フラグFLAGに基づきレジスタ2 1に対してクンクリメント信号 incもしくはリセット 信号rstを供給する。

【0101】いま、パッド72に参照電圧が入力された 【0095】図15に示すように、基準電圧Vrefの 50 状態でテスト開始コマンドを入力すると、ディスエーブ

【0102】なお、図16に示すように、パッド72と 10 可変抵抗回路73との間には配線に付随した寄生抵抗R padが存在している。この寄生抵抗Rpadが大きいと、パッド72に正しい参照電圧を入力してもトリミング後の電圧がずれてしまう。そのような場合は、Rpadの値が影響しなくなるように、パッド72に予め高めの参照電圧を入力すればよい。このことは、基準電圧Vref及び内部降圧電圧Vddのトリミングの際に対応するパッドから入力する参照電圧においても有効である。

【0103】図17は、上記のように各電圧のトリミン 20 グを行なう場合の、トリミング回数とトリミング後の電圧との関係を示している。各電圧のトリミングを行なう場合、図17に示すように各チップの初期電圧は、製造プロセスなどの条件によって所定のばらつきが発生している(Initial Distributing)。例えばチップA(Chip A)の初期電圧がチップB(Chip B)に比べて高いとすると、トリミングが終了した時点ではチップAとBとの間には最大で1ステップ当たりのステップ電圧Vstepのばらつきが生じる(FinalDistributing)。 30

【0104】そこで、トリミング時にパッドに入力する 参照電圧としてターゲット値(Target)に対して Vstep/2だけ低い電圧、つまりターゲット値 -Vstep/2の電圧を入力すれば、トリミング後の電圧 はちょうどターゲット値に一致することになり、チップ 間でばらつきが発生しなくなる。逆に、ターゲット値 を、パッドに入力する参照電圧Vpadに対してVstep/2だけ高い電圧、つまりVpad+Vstep/2にすればよい。

【0105】(4)不良カラム検出及び置き換え 従来では正常なメモリブロック(Good Block)を検出してVpgmの初期値のトリミングを行なった後に不良カラム検出を実施していた。

【0106】しかし不良カラムが存在するとチップ内に 正常なメモリブロックが存在しないという事態が起こり 得る。なぜなら、正常なメモリブロックかどうかは書き 込み消去を行なって一括検知をパスするかどうかで判定 するが、不良カラムがあると一括検知で常にフェイル (Fail)となるからである。

【0107】そこで、この実施の形態によるメモリで

28

は、不良カラム検出と置き換えを行なった後正常なメモリブロックの調査(Good Block Search)を行ない、Vpgmの初期値のトリミングを実施する。

【0108】Vpgmの初期値のトリミングを行なう前に不良カラム検出と置き換えを行なうには、書き込み消去せずに不良カラムを検出する必要がある。そこで、ビット線のリークチェックやオープンチェック等を行って不良カラムを検出する。逆に言えば、このような手法で不良カラムが検出できるからこそ、不良カラム検出の工程をVpgmの初期値のトリミング工程の前に持ってくることが可能となる。

【0109】具体的な不良カラム検出/置き換えの方法を以下に述べる。まず、不良カラム検出/置き換えに関する回路の構成を説明する。

【0110】図18は、図1中のメモリセルアレイ11 及びページバッファ13の一部の概要を示している。こ こで、メモリセルアレイ11の1ページは1024+3 2=1056バイト (Byte) からなる。データの入 出力はバイト単位で行なわれるため、カラムアドレスは A 0 からA 1 0 まで 1 1 ビットある。メインの領域のカ ラム不良は、バイト単位でカラムリダンダンシと置き換 えられる。カラムリダンダンシは1つのプレーンにつき 8バイトある。また、1つのページバッファ (PB) に つき2本のビット線BLが割り当でられており、そのい ずれに接続するかは信号線BLTRe, BLTRo, B LCUe, BLCUoにより決定される。例えばBLT Re= "H"、BLTRo= "L" のときは偶数番目の ビット線BLがページバッファPBに接続される。この ときBLCUe= "L"、BLCUo= "H" とされ、 非選択のビット線BLは接地(gnd)に接続される。 偶数番目のビット線と奇数番目のビット線は別々のペー ジに属すると見なされる。

【0111】図19は、図1のメモリにおけるカラムリダンダンシに関係する回路の構成を示している。不良カラム検出及び置き換えの操作が完了した段階では、不良カラムのアドレスは不良カラムアドレスレジスタ19に格納されている。前記アドレスバッファ17の一部であるカラムアドレスバッファ17Aに入力されたカラムアドレスが不良カラムアドレスレジスタ19内のアドレスと一致すると、メインのカラム領域が非選択とされ、リダンダンシ領域が選択される。

【0112】読み出し動作の際は、選択された8個(1バイト)のページバッファPBのデータがバッファ回路(Buffer)81を介してI/Oバス15に出力される。ページバッファPBに書き込みデータを入力する(データロード)際はこれとは逆の経路でデータが転送される。

【0113】図19中の信号線LSENLRは一括検知 動作で使用する。その際、不良カラムや未使用のカラム リダンダンシ領域の情報が一括検知動作に反映されないようにするため、これらのページバッファPBと信号線 LSENLRとの間の信号経路を遮断する必要がある。 8個のページバッファPB毎に設けられたアイソレーションラッチ回路(Isolation Latch)8

ョンラッチ回路 (Isolation Latch) 8 2 は、上記の信号経路を遮断するか否かの情報を格納するためのものである。 【0114】なお、図19において、83はバッファ回

路81を介してI/Oバス15に出力されるデータを判定する判定回路(Decision Circuit)、84は制御回路(Control)、85はレジスタカウンタ(RegisterCounter)である。

【0115】図20は、図19中の不良カラムアドレスレジスタ19の1単位分の回路構成を示している。この1単位分の回路で1つの不良カラムアドレスA0~A10を記憶するので、11ビット分のラッチ回路91が含まれている。カラムアドレスバッファ17Aに入力されたカラムアドレスが、不良カラムアドレスレジスタ19に格納されているアドレスと一致しているかどうかは、11個のラッチ回路91年に設けられたEX-OR回路(排他的論理和回路)92でそれぞれ判定される。ラッチ回路93はインデクスピット(INDEX)を格納する。このインデクスピットは、他の11個のラッチ回路91に格納されているデータが有効かどうかを判別する指標としての役割を有する。ラッチ回路93にデータ"1"が格納されている場合は、ラッチ回路91内のデ

意味がないことを示す。
【0116】上記EX-OR回路92の出力はNOR回路94に並列に入力される。このNOR回路94の出力はNAND回路95に入力され、さらにこのNAND回路95には上記ラッチ回路93の格納データが供給される。なお、96及び97はそれぞれデコーダであり、98及び99はそれぞれNAND回路である。なお、図2

ータが不良カラムアドレスであることを示し、データ

"0"が入っている場合はラッチ回路91内のデータに

【0117】次に、不良カラム検出及び置き換えのシーケンスについて説明する。

0の回路の詳細については後述する。

【0118】図21は不良カラム検出及び置き換えのシ 40 ーケンスのフローチャートである。この工程は次の6つ の部分からなる。

【0119】(1) カラム・リダンダンシ・レジスタ・リセット(Column. R/D Register Reset)

この工程では全ての不良カラムアドレスレジスタをリセットする。また、インデクス用のラッチ回路は全て"0"とする。

【0120】(2) リダンダンシ領域のカラムチェック (R/D Area Col. Check) 30

メインのカラム領域の不良を検出する前に、リダンダンシ領域の不良カラムを検出し、不良のあるリダンダンシカラムが選択されないようにする。この工程は図22に示すように4つの工程からなる。

【0121】(2-1) オープン・チェック・リード (Open Check Read)

この工程ではビット線のオープン不良を検出するための読み出し(リード)を行なう。そのために全ブロックを非選択状態とし、図18中のBLCUe,BLCUoを共に開けた状態でリードを行なう。ビット線BLがメモリセルアレイ11内で切れていればページバッファPBにはデータ"0"(オフ状態のセルに相当)が読み出され、切れていなければデータ"1"(オン状態のセルに相当)が読み出される。ビット線BLが切れかかって高抵抗になっている状態も検出できるようにするため、読み出し時間は通常動作の読み出し時よりも短めに設定する。このリード動作は偶数番目(even)及び奇数番目(odd)の全てのビット線に対し同時に行なうために、最初に偶数番目のビット線に対して読み出しを行ったら、次に奇数番目のビット線に対して読み出しを行った。次に奇数番目のビット線に対して読み出しを行った。

【0122】 (2-2) 不良リダンダンシカラムの検出 (Bad R/D Col. Detect)

リダンダンシ領域のカラムのうち、オープン不良のカラムを検出して登録する。この操作のフローチャートを図24に示す。まず、カラムリダンダンシ領域に直接アクセスできるようにするコマンドを入力する(ステップS11)。これにより図20の信号RDACが立ち、カラムアドレスの下位3ピットA0-A2でカラムリダンダンシを選択できるようになる。つまり、信号RDACが"H"になることにより、カラムアドレスの下位3ピットA0-A2をデコードするデコーダ97の出力に応じてNAND回路98の出力が決定され、さらにNAND回路99を介してリダンダンシヒット信号RDHITiが設定される。

【0123】続いて、テストコマンドTR1を入力する (ステップS12)。ここで、TR0もしくはTR1 は、リダンダンシ領域のページバッファのデータがそれ ぞれオール "0"、オール "1"になっているかどうか を検出するテストコマンドである。テストコマンドTR0を入力した時のページバッファのデータの期待値 (exp-val)は全てオール "0"であり、テストコマンドTR1を入力した時のページバッファのデータの期待値 (exp-val)は全てオール "1"である。なお、図24中のフローチャートにおいて、太い矢印は外部からのコマンド入力による遷移を表し、細い矢印はチップ内部の制御回路による自動的な遷移を表す。

【0124】コマンドが入力されると、ステップS13 においてR/Bn(レディー/ビジー)信号が"L"に 50 され、図19中のカラムアドレスバッファ17Aとレジ

スタカウンタ85とがリセットされる。カラムアドレス バッファ17Aは、A0、A1、A2が"0"で残りが

全て"1"の状態("00011…1")となるように リセットされる。

【0125】次に、選択されたリダンダンシのページバ ッファのデータが図19中のバッファ回路81を介して 判定回路83に転送され、そのデータがオール"1"で あるかどうかが判定される(ステップS14)。オール - "1"ではないと判定されたら、そのカラムにオープン 不良があり、リダンダンシとして使えないことを意味す 10 る。

【0126】この場合は、次のステップS15におい て、カラムアドレスバッファ17Aのデータをレジスタ カウンタ85により選択されている不良カラムアドレス レジスタ19内の1単位分の回路内のラッチ回路91に 格納し、その1単位分の回路内のラッチ回路93のイン デクスビット(INDEX)を"1"とする。なお、こ こで格納されたアドレス(A0、A1、A2以外が全て "1") はメモリセル領域には実際には存在しない。従 って、通常動作時はカラムアドレスバッファゴ 7 Aにい 20 かなるアドレスが入力されても、このカラムリダンダン シと置き換えられることがない。

【0127】一方、判定回路83でオール"1"と判定 されたら、次のステップS16において、カラムアドレ スバッファ17Aとレジスタカウンタ85とが共にイン クリメントされ、次のカラムリダンダンシを選択に行 く。最後のカラムリダンダンシまで上記操作を繰り返 し、ステップS17において最終カラムリダンダンシに 到達したことが判定されたらシーケンスが終了する。

[0128](2-3) y=-1/y-2リード (Short/Leak Check Rea d)

この工程では、ビット線間のショートやリークに起因し た不良を検出するためのリードを行なう。そのために全 ブロックを非選択状態としてリードを行なう。マージン を持たせるためリード時間は通常動作時よりも長くす

【0129】カラムが正常ならばページバッファにデー タ"0"が読み出され、ショートやリークがあるとデー タ"1"が読み出される。

【0130】(2-4) 不良リダンダシカラムの検出 (Bad R/D col. Detect)

この工程では、リダンダンシ領域のカラムのうち、ショ ート、リーク不良のカラムを検出して登録する。今度は 正常ならばページバッファにデータ"0"が入っている はずなので (期待値exp-val. =All

"0")、TR 0 コマンドを入力する。シーケンスの内 容は先の(2-2)と同様である。

【0131】以上の操作が終了したら、ビット線のev en, oddを反転させて(2-1)~(2-4)と同 50

様の操作を繰り返す。ビット線のevenとoddは専 用のアドレスにより指定できる。

【0132】(3) [リダンダンシ領域のページバッフ ァに対するデータ入出力チェック (R/D Area P/B Din/Dout Check)]

リダンダンシ領域のページバッファに対しデータロード とデータ読み出しを行ない、ページバッファのロジック 回路に不良(stuck-at-fault)が無いこ とを確かめる。具体的にはまず全ページバッファにデー タ"1"をロードする。次いで図22中の(2-2)と 同様の操作を行ない不良を検出/登録する。次にデータ "1"をロードし、図22中の(2-4)と同様の操作 を行なう。

【0 133】ここまでの工程で、リダンダンシ領域の不 良カラムは全て検出/登録されたことになる。不良と判 定されたリダンダンシのレジスタには I NDEXに "1"が立てられている。

【0134】(4) [メイン領域のカラムチェック(M ain Area Col. Check)]

次にメイン領域のカラム不良を検出し、リダンダンシ置 換えをする。まずオープン不良、ショート/リーク不良 の検出/置換え (Bad Column Detect ion & Repair)を行なう。このシーケンス を図23に示す。このうちオープン不良検出リード、シ ョート/リーク不良検出リードの工程は図24の場合と 全く同じである。

【0135】不良の検出/置換え操作のフローチャート を図25に示す。コマンドは、期待値(xxp-va 1.) "0"の検出をするか"1"の検出をするかに応 じてTR0、TRIを入力する(ステップS21)。

【0136】次に、ステップS22において、R/Bn = "L" とされ、図19中のカラムアドレスバッファ1 7 A とレジスタカウンタ 8 5 がリセットされる。カラム アドレスバッファ17Aはメイン領域の先頭番地が選択 された状態になる。次に、ステップS23において、1 、バイト毎にページバッファPBのデータを検出する(B yte by Byte comparison)。ペ ージバッファPBのデータが期待値と異なっていたら、 ステップS24において、その時点で選択されているレ ジスタのインデクスビット(INDEX)を見る。IN DEX= "0" であれば、ステップS25において、そ のレジスタに不良アドレスを格納し、INDEX= "1"とする。

[0137] Z_{7} $Z_{$ "1"であれば、そのリダンダンシに不良があるかもし くはそのリダンダンシが既に使われていることを意味す るので、ステップS26において、レジスタカウンタ8 5をインクリメントし、次にステップS27において、 INDEX="0"のレジスタを探す。最後までインク リメントしても I N D E X = "0" のレジスタがなかっ

ase).

34

たら、次にステップS28において、ステータス(Status) ラッチに"Fail"のフラグを立てる。ステータスラッチの状態は、テスト終了後、ステータスラッチリードすることにより知ることができる。

【0138】一方、ステップS23において、ページバッファPBのデータが期待値と一致していたら、及びステップS25の終了後は、ステップS29において、カラムアドレスをインクリメントし、その後、ステップS30において、リダンダンシ置換えが正常に終了したら(Final Col. Addが検出されたら)、次 10にステップS31においてステータスラッチに"Pass"のフラグを立てる。

【0139】(5) [メイン領域のページバッファに対するデータ入出力チェック (MainArea P/B Din/Dout Check)]

次にメイン領域のページバッファのロジック回路の不良 を検出する。不良の検出と置換えは図25のフローチャートに従って行なう。

【0140】(6) [アイソレーションラッチ回路のセット(Isolation Latch Set)] 20 リダンダンシ置換えが全て終了したら、図19中のアイソレーションラッチ回路82をセットする。まずコマンドを入力して、制御回路84から出力されるアイソレーションラッチリセット信号isolatrstを "H"にする。これにより図19中の全てのページバッファPBが一括検知線LSENLRから切り離された状態になる。次に、制御回路84から出力されるアイソレーションラッチイネーブル信号isolaten信号を "H"にし、この状態で1ページ分のデータをロードする。選択されたカラムはアイソレーションラッチ回路82のデ 30 一夕が反転するので、1ページ分アドレスをスキャンすることによりアイソレーションラッチ回路82のセットが完了する。

【0141】以上で不良カラムの検出及び置き換えの操作が完了する。なお、ここまでメモリプレーンが1つの場合について説明してきたが、プレーンが複数個ある場合にも容易に拡張することができる。

【0142】次に図3のフローチャートにおける、

(5) 正常なメモリブロックのサーチ ($Good\ Bl$ ock Serch) の工程について説明する。

【0143】Vpgmの初期値を決定するための書き込み動作は、書き込み消去のできるブロックで行なう必要がある。そこで、正常なメモリブロックのサーチを行なう。

【0144】この工程のシーケンスを図26のフローチャートに示す。まず適当な初期ブロック・アドレスを入力する(Input Initial Block Address)。初期ブロック・アドレスは先頭ブロック・アドレスでなくてもよい。次にブロック消去コマンドを入力し、このブロックを消去する(BlockEr 50

【0145】消去動作に引き続いて、消去ベリファイ (一括検知で全て"1"状態になっていることをチェッ クする)が行なわれ、その結果を図1の中の制御回路2 5などに設けられている第1のフェータフレジスタにね

グする)か行なわれ、その結果を図1の中の制御回路2 5などに設けられている第1のステータスレジスタに格 納する。

【0146】次に、マニュアルプログラム(Manual Program)コマンドを入力し、選択されているページに対し全て"0"書き込みを行なう。このマニュアルプログラムでは書き込みループ回数を1回とし、Vpgmは最大値もしくはそれに近い値にする。プログラム後はベリファイ動作を行ない、その結果を同じく制御回路<math>25などに設けられている第2のステータスレジスタに格納する(ManualAll0" Program (Vpgmfix)。

【0147】続いて、アドレスレジスタコントロールコマンドを入力する(Input Addresse Register Cintrol Command)。これにより、上記第1、第2のステータスレジスタの内容のいずれか1つもしくは両方がフェイル(Fail)であればブロック・アドレスがインクリメントされる。両方のステータスレジスタの内容がパス(Pass)であればそのアドレスに留まる。

【0148】なお、上記のように第1、第2のステータスレジスタのステータス状態を見る代わりに、パス/フェイル結果を累積して記憶するような1つのステータスレジスタを用いて上記操作を行ってもよい。すなわち、直前の消去もしくは書き込みベリファイの結果がパスであればレジスタのデータを変えず、フェイルであればレジスタの状態を強制的に第1の信号状態にするようなステータスレジスタを設け、このレジスタデータがフェイルである場合にブロック・アドレスをインクリメントさせるようにする。最初にこのステータスレジスタをパス状態にしておいてから、消去・書き込みを行なえば、消去もしくは書き込みのいずれかがフェイルのとき、このレジスタはフェイル状態になる。従って、1つのステータスレジスタにより上記と同様の機能を実現することができる。

【0149】ブロック消去からアドレスレジスタコントロールコマンド入力までのシーケンスを、所定の回数繰り返す。この結果、シーケンスが終了した時点ではブロック・アドレスのバッファに各々のチップの正常なメモリブロック(Good Block)のアドレスが入っていることになる。この操作はタイマー・トリミングや電圧トリミングの場合と同様、完全並列動作が可能である。アドレスレジスタコントロールコマンドの役割は、タイマー・トリミングや電圧トリミングにおけるレジスタコントロールコマンドの役割に相当している。

【0150】次に図3のフローチャートにおける、

(6) Vpgm初期値トリミング (Vpgm Init

ial Value Tlimming)の工程を説明 する。

【0151】図27は、このVpgm初期値トリミングのシーケンスを示すフローチャートである。

【0152】最初に、Vpgmの初期値を格納するレジスタをリセットする(Vpgm ini Register Reset)。このレジスタは、図8に示すレジスタと同様にカウンタの機能を有しており、制御回路からインクリメント信号が発せられるとレジスタ内のデータをインクリメントする。

【0153】次に、所望のプログラムループ数を入力 し、所定のレジスタに格納する(Program Lo op # Input)。この状態で自動プログラム

(Auto Program) を実行すると、入力されたループ回数分Vpgmがステップアップされる。プログラム後のパス/フェイル(Pass/Fail)情報は前記第2のステータスレジスタに格納する。

【0154】この段階でレジスタコントロールコマンドを入力すると(Input Register Control Command)、プログラムステータスが20フェイル(Fail)であればVpgmの初期値のレジスタ値がインクリメントされ、パス(Pass)であればそのレジスタ状態が保持される。従って、この自動プログラムとレジスタコントロールの組を所定回数分繰り返した後は、Vpgmの初期値のレジスタに所望のプログラムループ数で書き込みが終了するようなVpgmの初期値が入力されていることになる。

【0155】図28は、上記のシーケンスで書き込み電 EVpgmがどのように変化していくかを示したものである。ここでは、プログラムループ数は5回に設定され 30 ている。第1回目の書き込みシーケンス(Sequence)ではVpgmの初期値は最小の値に設定されている。ここからVpgmの値が4回ステップアップ(Step Up)し、その後ステータスが判定される。ステータスがフェイル(Status Fail)の間はVpgmの初期値がインクリメントされ続け、ステータスがパス(Status Pass)となったらVpgmの初期値はその状態を保つ。従って、所定回数このシーケンスを繰り返した後は、Vpgmの初期値がそのチップに応じた最適値に設定されていることになる。 40

【0 I 5 6】なお、プログラム時は非選択ワード線電圧 Vpassもステップアップする。このVpassの初 期値は、Vpgmの初期値に連動して変わるよう設定し ておけばよい。

【0157】またここでは、Vpgmの初期値の最適化の方法のみを説明したが、必要であれば消去電圧Veraseの初期値も同様の方法で最適化できる。

【0158】次に図3のフローチャートにおける、

(7) 不良メモリブロック検出 (BadBlock Detection) Bad Block Detec 50

36

tion)の工程を説明する。

【0159】NAND型フラッシュメモリではブロック不良に対してはフラグFlag(Bad Block Flag)を立て、リダンダンシ置き換えは行なわない。以下では、不良ブロックを検出してフラグFlagを立てるシーケンスについて説明する。

【0160】図29は、図1におけるブロック不良検知系に関係した回路構成を示す。

【0161】図29において、101は不良ブロック数カウンタ(Bad Block #Counter)、17Bは前記アドレスバッファ17の一部を構成するロウアドレスバッファ、102は上記ロウアドレスバッファ17Bの出力をデコードするブロックアドレス・プリデコーダ(Blk Address PreDecoder)、PBUSBは配線、103はこの配線の信号を検出する制御回路であり、この制御回路103の出力及び1/Oバス15を経由したカラムゲート回路14の出力が上記不良ブロック数カウンタ101及びロウアドレスバッファ17Bに供給される。

【0162】ここで、前記ロウデコーダ12にはメモリ セルアレイ11内のメモリブロックに対応した数の部分 デコーダ回路104が設けられている。上記各部分デコ **一**ダ回路104はそれぞれ、上記ブロックアドレス・プ リデコーダ102の出力をデコードするデコード回路 (Dec.) 105と、このデコード回路105の出力 をレベル変換して対応するメモリセルブロックに供給す るレベルシフト回路(L/S)106と、不良ブロック フラグレジスタ (Bad Block FlagReg ister) 107と、この不良ブロックフラグレジス タ107を上記デコード回路105の出力及びフラグレ ジスタセット信号FRSETに基づいてセットするため の直列接続された2個のNチャネルMOSトランジスタ からなるセット回路108と、不良ブロックフラグレジ スタ107の内容を上記デコード回路105の出力及び レジスタセンス信号BLKSENSに基づいて上記配線 PBUSBに読み出すための直列接続された3個のNチ ャネルMOSトランジスタからなる読み出し回路109 からなる。

【0163】また、図30は不良ブロック検出(Bad Block Detection)のシーケンスである。なお、図30において、オール"1"読みチェック(Read All"1"Check)は全てのメモリセルから"1"データを読み出してチェックし、チェッカーパターン(Checker Pattern)読みチェック(Read"C"Check)は"1"データと"0"データが格子状に配列されたデータを読み出してチェックし、さらに反転チェッカーパターン読みチェック(Read"/C"Check)は"1"データと"0"データがチェッカーパターンに対して相補関係にあるチェッカーパターンを読み出してチェックすること

を意味する。

【0164】なお、この検出テストを行なう段階ではす でにカラムリダンダンシは置き換え済みであり、また書 き込み消去電圧の最適化も完了している。従って、この 時点で読み出しデータに不良があったら、それはブロッ ク不良と見なす。この場合、たとえ単体セルに起因した 不良であってもブロック不良と見なす。

【0165】以下、シーケンスの動作を順に説明する。 【0166】(1)不良ブロックフラグレジスタのリセ yh (Bad Block FlagReset) 全ての不良ブロックフラグレジスタ107をリセットす

【0167】(2) チップ消去(Chip Eras

ここでは全セルのデータを消去する。このチップ消去動 作はブロック消去を全ブロック分繰り返すことにより行 なう。

【0168】(3) "1" データの読み出しチェック (Read All "1" Check)

セルデータが消去状態 ("1") であることをチェック 20 する。まず先頭ブロックのアドレスを指定し、図31の 手順で検出する。先頭ページを読み、一括検知動作を行 なう。一括検知でAII "1"でないと判定されたらス テータスレジスタにフェイル (Fail) のフラグが立 てられる。ついでフラグセットコマンド(Flag S et Command)を入力する。これによりステー タスがフェイルであれば、該当ブロックに対応した不良 ブロックフラグレジスタ107にフラグが立てられる。 このフラグは図29中の信号FRSETを"H"にする ことでセットされる。この操作を偶数ページ (Even 30

Page) 及び奇数ページ (Odd Page) につ いて繰り返したのち、ページアドレス(PageAdd ress)をインクリメントさせる。セルアレイの最後 のページまで達したら終了する。

【0169】(4)物理チェッカーパターンプログラム (Phys. "C" Program)

全メモリセルに対して物理チェッカーパターンを書き込

【0170】(5)物理チェッカーパターンの読み出し チェック (Read All "C" Check) 図32に示した手順に従ってチェッカーパターンを読 み、不良が検出されたらそのブロックに対応した不良ブ ロックフラグレジスタ107にフラグを立てる。この操 作は読み出しパターンが異なる以外は上記(3)の場合 と同じである。なお、物理チェッカーパターンでは偶数 番目(Even)及び奇数番目(Odd)のピット線に 交互に"1"、"0"のデータが書かれるので、例えば 偶数番目のページ (Even Page) を読み出すと きは全てが"1"か"0"かのデータが読み出されるこ

38

パターンの検証を行なうことができる。

【0171】(6) チップ消去(Chip Eras e)

先の(2)の場合と同様に全セルのデータを消去し、 (4)で書いたパターンを消去する。

【0172】(7)物理チェッカーパターン("/ C") プログラム (Phys. "/C" Progra

全メモリセルに物理チェッカーパターン"/C"を書き 込む。

【0173】(8)物理チェッカーパターンの読み出し チェック (Read All "/C")

(5) の場合と同様の方法で"/C"を読み、不良が検 出されたらそのブロックに対応した不良ブロックフラグ レジスタ107にフラグを立てる。

【0174】なお、不良ブロック数の上限は仕様で決ま っている。そこで、不良ブロック検出(Bad Blo ck Detection) のシーケンスで検出された 不良の数が仕様で定められた値に収まっているかどうか を調べるため、図33の不良ブロックのフラグ数カウン ト(Bad Block Flag # Count) のシーケンスを走らせる。選択されたブロックに対応し た不良ブロックフラグレジスタ107にフラグが立って いるかどうかは、図29中の配線PBUSBを制御回路 103により予めプリチャージしておき、レジスタセン ス信号BLKSENSを"H"にして配線PBUSBが 放電されるかどうかを制御回路103により検出すれば よい。

【0175】次に図3のフローチャートにおける、

(8) $d^2 = 2 \cdot d = 1$ (Option Set) d = 1工程について説明する。

【0176】これまでの操作で、メモリセルアレイ11 の初期設定データ領域に格納するデータのうち、各種ト リミングやセルアレイ部の不良に関する情報は確定した ことになる。初期設定データ領域にはこの他、チップの オプション(Option)に関する情報、例えばチッ プを多値品として使うか2値品として使うかなどの情報 が書き込まれる。こうした情報は、この時点でテスタか ら各チップに入力する。入力されたデータは所定のレジ スタに格納される。

【0177】次に図3のフローチャートにおける、

(9) ROMヒューズ・プログラム (ROM-Fuse Program)の工程について説明する。

【0178】ここでは、各レジスタに格納されているデ ータを順次ページバッファに転送し、次いで初期設定デ 一夕領域に書き込む。書き込みが終了したら電源を一旦 切り、再度電源を投入する。チップ内ではパワーオンを - 検知して初期設定データ領域からデータが読み出され、 各レジスタに順次データが転送される。これにより各種 とになる。従って、一括検知動作を活用してチェッカー 50 トリミングやセルアレイ部の不良に関する情報が以降の

チップ動作に反映される。必要ならば、これを検証する ために各種電圧、タイマーをモニタしたり、メモリセル への書き込み/消去/読み出し動作を行なう。

【0179】次にこの発明の第2の実施の形態について 説明する。

【0180】以上のテスト工程のうち、タイマー・トリミング、電圧トリミング、Vpgmの初期値トリミング、正常なメモリブロックのサーチ、不良ブロックの検出については全て同様の構造をもったテストを行なっている。すなわち、まず第1のコマンドを入力してテストを実施し、そのパス/フェイル情報をステータスもしくはフラグとして出力する。次に第2のコマンドを入力すると、前記のパス/フェイル情報に応じて異なったアクションがなされる。この第1のコマンド、第2のコマンドの組を所定の回数だけ繰り返すことにより、チップ毎の特性に応じた情報が取得できる。

【0181】この方法は複数のチップに対しコマンドを与えるだけで実施できるので、完全な並列テストが可能となり、テスト時間が短縮できる。またテスタ側のメモリが不要であり、テスタ内のCPUが取得したデータに 20対する演算を行なう必要もないので、高性能テスタも不要となる。

【0182】ただし、上述のタイマー・トリミングもしくは電圧トリミングの場合、Nビットのレジスタのトリミング値を決定するのに2 N回のテストを繰り返す必要がある。従って、Nが大きい場合はテスト時間が長くなる。

【0183】このような場合、次に述べる方法を採用すればテスト時間を短縮できる。

【0184】図34はN=3の場合にこの方法でレジス 30 タデータがどのように推移するかを示したものである。 以下、タイマー・トリミングの場合を例にして説明する。

【0185】まずレジスタを(TTMR2, TTMR1, TTMR0) = (1, 0, 0) として、先のTint、Textを比較するテストを行ない、パス(Tint>Text)、フェイル(Tint<Text)の結果に応じて第3ピット目のTTMR2をそれぞれ"1"、"0"に確定する。

【0186】次に、残り2ビットを(TTMR1, TT 40 MR0) = (1, 0) として第2回目のテストを行ない、第2ビット目を確定する。このようにして、図34に示すように、3回のテストで順次第3ビット目、第2 ビット目、第1ビット目を確定していく。

【0187】このようなテスト方法を採用すれば、Nビットのレジスタのトリミング値を決定するのにN回のテストで済み、テスト時間が短縮できる。

【0188】なお、この発明は、上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。

40

[0189]

【発明の効果】以上説明したように、この発明の半導体装置及びそのテスト方法を採用すれば、完全な並列テストが可能となり、半導体記憶装置のテスト時間を短縮させることができる。またテスタ側のメモリが不要であり、テスタ側のCPUが取得したデータに対する演算を行なう必要もないので、高性能テスタも不要となり、テストコストの削減ができる。また、この発明のテスト方法は、比較的小規模の回路を導入するだけで実現できるので、このテスト方法の採用によりチップ面積が大幅に増大することはない。

【0190】一般に、ウェハ・テストのシーケンスは、製品の素性に応じて最適化される。いわゆるBIST

(Built In Self Test)の場合、テスト工程が予め回路に組み込まれているので、製品の素性に応じてテストシーケンスを変更することが困難である。しかし、この発明のテスト方法では、各々のテスト項目がコマンド入力により起動されるようになっているので、フレキシビリティのあるテストシーケンスを構築できる。例えば、タイマー回路におけるばらつきが少ない場合は、タイマー・トリミングのテスト工程をシーケンスから削除すればよい。またカラム不良やブロック不良に関しては、不良アドレスを追加登録することができるので、例えばパーンイン試験を行なった後で判明した不良をも救済できる。

【0191】このように、この発明の半導体装置及びテスト方法を採用すれば、テストシーケンスのフレキシビリティを保ちつつ、テストコストを削減することが可能となる。

【図面の簡単な説明】

【図1】この発明に係るNAND型フラッシュメモリの 概略的な構成を示すブロック図。

【図2】図1のメモリのメモリセルアレイの一部の構成 を示す回路図。

【図3】図1のメモリのウェハ・テスト工程のフローチャート。

【図4】図1中のタイマー回路22、トリミングデータレジスタ23及びこれらの回路に関係する制御回路25内の回路の具体的構成を示す回路図。

【図5】図4の回路の動作の一例を示すタイミングチャ ート

【図6】図4中の基準クロック生成回路22Bの一具体例を示す回路図。

【図7】図6中の可変抵抗回路Rの具体的な構成例を示す回路図。

【図8】図4中のトリミングデータレジスタ23の詳細な構成を示す回路図。

【図9】図8のレジスタ23内のデータと時間TINTのずれ ($\Delta Tint$) との関係を示す図。

□ 【図10】図4中のタイマー回路22のトリミング時の

シーケンスを示す図。

【図11】図4中のタイマー回路22のトリミング時の タイミングチャートを示す図。

【図12】図1中のI/Oバッファ16にレジスタコントロールコマンドを供給した時の動作手順を示すフローチャート。

【図13】図1中の内部電圧生成回路20、トリミング データレジスタ21及びこれらの回路に関係する制御回 路25内の回路の具体的構成を示す回路図。

【図14】図13に示す回路においてレジスタ21に記 ¹⁰ 憶されるデータと基準電圧Vrefとの対応関係を示す 図。

【図15】図13の回路のテストシーケンスを示す図。

【図16】図1中の内部電圧生成回路20のうち非選択セルワード線電圧Vreadの生成に関係した部分の回路をトリミングデータレジスタ21及びこれらの回路に関係する制御回路25内の回路と共に示す回路図。

【図17】各電圧のトリミングを行なう場合のトリミング回数とトリミング後の電圧との関係を示す図。

【図18】図1中のメモリセルアレイ11及びページバ ²⁰ッファ13の一部の概要を示す回路図。

【図19】図1のメモリにおけるカラムリダンダンシに 関係する回路の構成を示す回路図。

【図20】図19中の不良カラムアドレスレジスタ19の1単位の回路構成を示す回路図。

【図21】図1のメモリにおける不良カラム検出及び置き換えのシーケンスのフローチャート。

【図22】図1のメモリにおけるリダンダンシ領域のカラムチェックの工程を示すフローチャート。

【図23】図1のメモリにおけるオープン不良、ショー ³⁰ト/リーク不良の検出/置換えのシーケンスを示すフローチャート。

【図24】図1のメモリにおけるリダンダンシ領域のカラムのうちオープン不良のカラムを検出して登録する操作のフローチャート。

【図25】図1のメモリにおける不良の検出/置換え操作のフローチャート。

【図26】図1のメモリにおける正常なメモリブロックのサーチのシーケンスを示すフローチャート。

【図27】図1のメモリにおけるVpgm初期値トリミ 40 ングのシーケンスを示すフローチャート。

【図28】図27のシーケンスで書き込み電圧Vpgm がどのように変化していくかを示す図。

【図29】図1におけるブロック不良検知系に関係した回路の構成を示す回路図。

【図30】図1における不良ブロック検出のシーケンスを示すフローチャート。

【図31】不良ブロック検出の際の"1"データの読み出しチェックの手順を示すフローチャート。

【図32】不良ブロック検出の際の物理チェッカーパタ 50

42

ーンの読み出しチェックの手順を示すフローチャート。 【図33】不良ブロック検出の後に不良ブロックのフラグ数をカウントするシーケンスを示すフローチャート。

【図34】この発明の第2の実施の形態に係るテスト方法を説明するための図。

【図35】従来のウェハ・テスト工程の概略を示すフロ ーチャート。

【符号の説明】

11…メモリセルアレイ (Memory Cell Array)、

12…ロウデコーダ (Row Decoder)、

13…ページバッファ (Page Buffer)、

14…カラムゲート回路(Column Gate)、

15…I/Oバス (I/O Bus).

16...I/Oバッファ (I/O Buffer),

17…アドレスバッファ (Address Buffer)、

17A…カラムアドレスバッファ(Column Address Buffer)、

17B…ロウアドレスバッファ (Row Addres s Buffer)、

18…コマンドパッファ (Command Buffer),

19…不良カラムアドレスレジスタ (Bad Column AddressRegister)、

20…内部電圧生成回路 (Voltage Gener ators)、

21…トリミングデータレジスタ (Trim。 Data Register)、

22…タイマー回路 (Timer)、

22A…タイマー信号生成回路、

22B…基準クロック生成回路、

23…トリミングデータレジスタ (Trim. Dat

a Register).

24…I/O制御回路(I/O Control)、

25…制御回路(Control Logic)、

31…パッド (Pad)、

32…ANDゲート、

33…フリップフロップ、

34…トリミングデータレジスタ制御回路 (Control)、

35A、35B…基準遅延生成回路、

41…差動增幅器、

45…フリップフロップ、

50…D型フリップフロップ(DFF)、

51…ラッチ回路(INDEX latch)、

.52、53…クロックドインバータ、

61…パッド (Monitot PAD)、

62…可変抵抗回路、

64…バンドギャップ型定電圧生成回路(BGR Ci.

rcuit),

65…比較器、

66…フラグ生成回路、

67…スイッチ回路、

68…制御回路(control)、

71…昇圧回路 (Vread Charge Pum

72…パッド (Monitot PAD)、

73…可変抵抗回路、

75…比較器、

81…バッファ回路(Buffer)、

82…アイソレーションラッチ回路(Isolatio

n Latch).

83…判定回路 (Decision Circui

t)

84…制御回路 (Control)、

85…レジスタカウンタ (Register Coun*

*ter),

91、93…ラッチ回路、

92…EX-OR回路(排他的論理和回路)、

101…不良ブロック数カウンタ (Bad Block

Counter),

102…ブロックアドレス・プリデコーダ(Blk A

ddress Buffer).

103…制御回路、

104…部分デコーダ回路、

10 105…デコード回路、

106…レベルシフト回路(L/S).

107…不良プロックフラグレジスタ (Bad Blo

ck Flag Register).

108…セット回路、


109…読み出し回路、


R…可変抵抗回路、

PBUSB…配線。

【図1】


【図2】







【図11】

【図12】








【図14】


TVREF3	TVREF2	TVREFT	· TVREF0	INDEX	Vref
0	1	1	. 1	0	1.00V
inc(0	0 Q	0	0	1	0.86V 0.88V
inc C 0	0	1	0	1 .	0.90V 0.92V
inc(1	1	1	0	1	1.14V
1	1	1 - 1	1	1	1.16V

【図15】




A: テスト開始コマンド B: レジスタコントロールコマンド FF*: テスト終了コマンド

【図16】



【図18】



(2)

(3)

(4)

(5)

(6)

(7)

(8)

Chip Erase

Read All"1" Check


Phys. "C" Program


Read "C" Check


Chip Erase

Phys. "/C" Program

Read "/C" Check









【図20】


【図24】




【図25】

【図26】






[図32]



【図34】



フロントページの続き

(51) Int. Cl. 7		識別記号	F I		テーマコード(参考)
G 0 1 R	31/319		G11C I	17/00 D	
	31/3183		G01R 3	31/28 B	
G 0 6 F	12/16	3 3 0		V	
G 1 1 C	17/00			P	
	16/02			R	
	16/06			Q	
			G 1 1 C	17/00 6-1 1 E	
				6 1 2 E	
				6 3 2 C	
				6 3 9 A	

(72) 発明者 姫野 敏彦

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

F ターム (参考) 2G032 AA08 AD02 AD08 AG01 AG07 AH04 AK11 AK19 AL00 AL11 5B003 AA05 AB05 AD02 AD03 AD05 AD08 AG01 AG07 AD08 AD09 AE01 AE04 5B018 GA03 JA12 KA01 NA04 QA13 5B025 AA03 AB01 AC01 AD01 AD04 AD06 AD08 AD09 AD13 AD16 AE09 5L106 AA10 CC09 CC14 CC17 DD22 DD23 DD24 DD25 EE02 EE07

EE08 GG01